24小时联系电话:18217114652、13661815404
中文
公司新闻
PCB 总线布线和布局：基础知识
PCB 总线布线和布局：基础知识
没有 PCB 总线布线和布局，现代计算根本不可能实现。许多并行处理数据的数字系统也是如此。如果您正在进行新的 PCB 设计，并且需要在不同设备之间路由总线，则需要遵循一些简单的规则，以确保您的信号不会失真并正确触发后续设备。由于一些设计人员可能会质疑在总线布线中直角转弯是否明智，因此我也将在这里说明这一点。
PCB总线布线的四大规则
总线布线的三个重要点是设计一致的走线阻抗、正确的端接和紧密的接地返回路径以最小化环路电感。还有一个需要考虑的重点，即并行总线的走线长度匹配。同样的问题适用于沿总线路由时钟信号，无论是公共时钟还是源同步时钟。嵌入式时钟，其中时钟信号编码在比特流的前几位，不会在 PCB 总线布线中出现时钟布线问题。
随着驱动器/接收器 IC 串联数量的增加，使用带有总线的公共时钟更容易出现错误定时信号。这是因为每个 IC 都会在信号轨迹上产生一些抖动，并且抖动会以正交方式增加。此外，每个 IC 都有一些延迟，来自公共时钟源的时钟线需要延迟匹配以解决累积的传播延迟。使用 PLL 抑制时钟中的抖动是可能的，但并不实际，尤其是当我们考虑双向总线上的往返时钟时。随着数字系统变得更加复杂，标准化 IC 已转向源同步或嵌入式时钟方案。使用源同步时钟，您仍然需要确保时钟长度正确匹配 以便驱动器/接收器在适当的时间锁定。
原理图中的双向总线
过孔在 PCB 总线布线中的使用
保持一致的信号/时钟线长度和一致的阻抗的一方面在于您如何在总线中路由信号。即使在低数据速率下，您也应该尽量减少总线上的过孔，以防止阻抗不连续。如果您确实在总线上使用过孔，则可能需要沿着走线的长度错开过孔，以便为过孔留出足够的空间。
在布线具有指定差分/单端阻抗的密集差分对时尤其如此，因为您可能难以在一组走线上将过孔彼此相邻放置。对于差分对，只要沿差分对对称地布置过孔，您仍然可以避免一些轻微的过孔分离。当您为过孔腾出空间时，耦合会略微减弱，但您仍然可以在接收器处获得足够的共模噪声抑制。
多层 PCB 总线布线
当使用具有非常严格公差的低电平设备（3.3 V 或更低）时，最好将电源和接地层放置在相邻层上，接地层直接位于表面下方，以确保信号和电源完整性。此时，您不必担心正交路由，但您需要确保总线中信号的长度匹配和阻抗一致。这将我们带到了涉及 PCB 总线布线的另一点，我经常在 EE 论坛上看到这个问题。这涉及在总线中（或在任何其他情况下）路由信号时使用 45 度或直角转弯。
PCB 总线布线中的直角或 45 度角？
大多数设计师会说，由于在拐角处产生的 EMI，您永远不应在 PCB 布局中使用直角转弯，这也会出现在总线中。一旦总线被分成单独的走线，从逻辑上讲，强串扰会出现在直角拐角附近的走线中。也有人说，直角弯曲会导致信号反射回源。
在数学上，由于折射率对比，走线和自由空间之间存在阻抗不匹配。每当阻抗不匹配时，就有可能发生反射和共振；在波传播的任何结构中都是这种情况。然而，谐振是否可以支持为驻波，这会产生强烈的 EMI和串扰，取决于与行进信号频率（数字或模拟）相比的结构尺寸。
一些设计师建议不要使用直角弯曲的实际原因是它们的可制造性。角落会在 PCB 中形成酸阱，其中蚀刻剂溶液的表面张力将蚀刻剂限制在角落处。这在狭窄的角落中更像是一个问题，其中轨迹以锐角分叉。当蚀刻剂陷入酸阱时，会导致过度蚀刻，从而增加迹线的表面粗糙度。今天，这是一个主要出现在低质量海外制造商身上的问题。
极高频模拟信号或具有非常快上升时间的数字信号（我们在这里讨论的是低于 20 ps！）可以在拐角附近产生强制共振，但前提是直角结构的几何形状足够小。与信号相关的半波长（对数字信号使用拐点频率）通常可以用作检查给定结构中是否会出现强制共振的基准。在直角转弯的情况下，应使用四分之一波长，因为您具有开放结构。
对于具有 20 ps 上升时间（17.5 GHz 拐点频率）的数字信号，假设有效介电常数为 4 ，半波长为 4.2 毫米。即使我们考虑 0.5 毫米（20 密耳）的宽大走线宽度以保持 50标准厚度 FR4上的欧姆阻抗，几何形状仍然太小，无法支持如此高的频率谐振，这意味着任何谐振在从迹线辐射 EMI 时都会迅速衰减。出于实际目的，您可以有效地忽略 PCB 总线布线中直角弯曲的问题，因为在大多数情况下，任何辐射 EMI 都很弱。对于非常高频的模拟信号，由于这些迹线的宽度往往更宽，因此产生共振的可能性更大。
检查您的数据表和信令标准！
尽管数据表似乎有一些不一致的信息，但它们通常会告诉您在路由信号总线时允许的容差。任何长度/时序失配和阻抗变化都应作为设计规则输入，以确保您的总线按规定执行。您的交互式布线工具可以在布线时检查您的电路板，确保您的设备按预期工作。
Altium Designer ®中的交互式布局工具是PCB 总线布线的理想选择。在您创建电路板时，这些工具会根据您的设计规则自动检查您的布局。使用布局前和布局后仿真工具，您可以在转向制造之前检查总线设计中的信号完整性。