24小时联系电话:18217114652、13661815404
中文
公司新闻
PCB 布局中的晶体振荡器保持频率稳定
PCB 布局中的晶体振荡器保持频率稳定
随着现代生活变得越来越疯狂，我们需要跟踪几分之一秒。电子 pcb 布局晶体振荡器指南是使这成为可能的秘诀。
施密特触发器或 555 定时器的输出时钟信号使用 RC 时间常数进行控制。使用这些电路的问题在于电阻器和去耦电容器的值不会随时间保持恒定。电阻和电容都会随着电路板的温度而变化。组件也会随着老化而退化。这些因素导致时钟频率随时间漂移。
如果频率稳定性和精度至关重要，则晶体振荡器是更好的选择。切割成特定形状的石英晶体可以以特定的谐振频率振动，并且该频率对温度变化非常稳定。如果在 PCB 中正确放置和连接，晶体振荡器可以输出从 kHz 到 MHz 的稳定频率。
任何使用时钟的数字系统都存在设计挑战。在 PCB 中尤其如此，其中寄生电容和信号反射等问题会降低信号完整性。其中一些设计问题在高频下变得更加紧迫。幸运的是，有一些设计策略有助于保持设计中的信号完整性。
最小化传播延迟和时钟偏差
逻辑电路中的开关，尤其是 TTL 和 CMOS 逻辑器件，会导致传播延迟在时钟输出的下游累积。虽然这往往是纳秒级的，但它变得与高频电路中的时钟脉冲宽度相当。
无论设备中使用的时钟如何，都可能发生时钟偏差。当时钟信号路由到各种电子元件时，走线长度的变化会导致时间延迟累积。当时钟偏移与传播延迟相结合时，并行走线中的时钟脉冲之间的不匹配可能会很严重。
时钟偏差和传播延迟可以通过调整信号走线的长度来补偿。应使连续组件之间的差分走线长度相等，以最大限度地减少时钟偏差。某些平行走线可能包含不同数量的组件，在您的印刷电路板上放置走线时，应考虑每个组件的传播延迟。
通过匹配并行走线避免时钟偏移
地平面放置
一些 PCB 设计人员可能倾向于直接在接地平面上运行电源和信号走线。不建议这样做，因为不正确的接地平面放置会导致您的时钟电路用作天线。该电路不仅容易受到外部 EMI 的影响，而且该电路还会产生 RF 辐射，从而在附近的其他电路中引起 EMI。
对于特定的时钟频率，地平面的厚度仅为 1/2 波长。由于晶体振荡器是一个真正的宽带电流源，时钟信号及其返回电流都包含一个高频分量带。如果允许这些电流流过接地层，则您刚刚创建了一个中心馈电贴片天线。
如果时钟信号频带与地平面谐振频率之一重叠，则地平面中会产生强电流。但是，如果将电源层和接地层分开，高频电流环路引起的辐射会减少。这也将降低对外部 EMI 的敏感性。
接地层和电源层分开以减少 EMI
使用正确的电容器
可以通过使用两个电容器来保持来自晶体振荡器的信号完整性。一个应该连接在高压引脚和地平面之间，另一个连接在地引脚和地平面之间。您需要将电容器与您选择的特定晶体相匹配。不同的振荡器型号所需的电容也不同，即使是同一制造商也是如此。
您的晶体振荡器将包含负载电容规格（通常为 20 到 50 pF），您可以使用它来确定与晶体一起使用的电容器。每个电容器应该是负载电容值的两倍，减去任何杂散电容。杂散电容值往往是几个 pF。当您在时钟信号走线和电路板上的其他 IC 之间建立连接时，不要忘记包括旁路电容器。
避免时钟信号线上的过孔
过孔可以作为走线中的电容或电感不连续点。这意味着承载时钟信号的走线可能会从过孔反射并导致信号完整性问题。如果可能，建议不要通过过孔路由晶体振荡器产生的高频信号。如果必须使用通孔以保持形状因数，则走线和通孔必须阻抗匹配以防止反射。
通孔和走线之间的阻抗匹配可以通过最小化或消除通孔中的短截线来实现。未使用的短截线就像一条未端接的传输线，其谐振频率附近的信号显着下降。短桩通常没有任何有用的用途，可以通过背钻去除。然而，背钻需要额外的制造步骤并且会增加制造成本。