异构集成路线图和芯片的未来

2021-07-05

异构集成路线图和芯片的未来

今年电子元件和技术会议 (ECTC) 举办了一系列关于异构集成的研讨会，并对异构集成路线图的当前状态（2019 年修订版）进行了很好的概述。SoM/CoM 的出现，以及智能手机等专业应用中大量 SoC 的出现，都说明集成如何在增加芯片功能而不显着增加其占用空间方面发挥作用。电子产品中的集成计划最初是为了一个目标而开发的：将更多功能引入更小的空间，并在不增加占地面积的情况下继续扩展设备。

异构集成成为过去十年 ASIC 出现的更大主题，但通过先进的封装技术将其提升到一个新的水平。如果您是 PCB 设计师或系统设计师，更高集成度的组件将如何影响您的设计和布局实践？我们已经可以从当今用于数据中心服务器和军用航空嵌入式计算的一些先进 GPU 和 CPU 产品中获得一些指导。然而，随着嵌入式人工智能、量子、5G/6G、先进机器人和混合功能系统等技术变得越来越普遍，这些产品将不可避免地渗透到日常设计师中。

半导体行业的整合

半导体行业协会 (SIA) 最近宣布将在 2016 年春季停止开展国际半导体技术路线图 (ITRS) 中概述的活动。在此之前，该行业遵循其自己的国家半导体技术路线图 ( NTRS）直到国际公司在 1990 年代后期开始加入。从 ITRS 转向新的集成范式是一个重大转变，尤其是当您听到很多关于摩尔定律在推动半导体缩放方面的主导地位时。今天，业界的每个人都承认，除了英特尔和台积电等大公司之外，摩尔定律下的持续扩展正在为所有人带来收益递减。

在 ITRS 之后出现了国际设备和系统路线图，其中的一个子集是异构集成路线图。在当今物联网、云连接数据中心和智能设备时代，该技术路线图将重点从基于晶体管的电路的物理缩放转移到了当前的 7 纳米以下节点。现在的重点是具有应用程序驱动路线图的新架构，以支持大量新应用程序。当您考虑到异构集成的重点是将不同的功能打包到一个包中时，电路板设计人员还需要做什么？

事实证明，留给电路板设计师的还有很多，事实上，他们将充当现实世界和黑匣子组件之间的主要接口。首先，让我们看看什么是异构集成，我们将看到 PCB 设计人员的角色将如何继续从基本布局任务转移到板级系统设计和集成。

什么是异构集成？

非常简单，异构集成是将可能单独制造的多个组件集成到一个真正的系统级封装 (SiP) 中，其中单个组件通过连接所有组成组件来提供所有功能。想想一个 SoC，但它有更多的硅芯片；每个组件都是单独制造的，并通过标准互连结构连接在一起。

要了解这意味着什么，让我们看看我们如何获得异构集成组件。考虑下面的例子：我们有来自不同晶圆厂的多个半导体芯片，并且可能在不同的节点使用不同的技术生产。它们被集成到单个中介层中，并使用标准方法（通孔和轨道）互连。这些模块化模具中的任何一个都可以像乐高积木一样通过标准化接口连接在一起。

异构集成中的简化思想

在某些方面，这模仿了从 1970 年代到今天开发 ASIC 的推动，当时使用通用可编程逻辑或分立元件很难处理的功能是用单个专用芯片实现的。现在，您将为特定应用构建的大多数电路板都涉及一系列 ASIC、一些电源调节组件、一堆无源器件、一个处理器，也许还有一些特殊的逻辑组件。如果您正在构建一个需要模拟前端或必须从另一台仪器捕获一些模拟信号的电路板，那么该模块将内置到您的 ASIC 中，或者您可以使用一些接口 IC（例如，ADC）放在板上以实现该功能。

当前的单片机模块结构

对于不一定关注半导体封装发展的设计师，我在下面展示了一些集成方法的示例和示例 SoC。左上角的图像显示了典型的BGA 封装，其中硅芯片封装在模塑料中。顶行的另外两个图像显示了如何堆叠多个芯片并相互连接或通过键合线连接到 BGA 封装。最后，下图显示了最复杂的异构集成形式，其中存储器和逻辑部分使用通孔集成到单个封装中，称为硅通孔 (TSV) 技术。

异构集成示例。

为什么要专注于从一组较小的芯片构建更大的封装？在平面半导体制造工艺中，当芯片较厚时，成品率会降低，因此当将更多功能封装到单个芯片上时，以 3D 方式构建超大规模模块变得不那么经济。使用与标准互连架构互连的独立管芯更可靠。它还允许芯片设计人员采用模块化方法来开发芯片组件，其中多个芯片可以像乐高积木一样组装在一起。然后，您可以将其扩展到多芯片组件，其中多个上述芯片结构连接在一起形成一个封装。这最近已在 AMD 的 Fiji 和 Epyc 处理器中使用，它是一种将多个内核集成到单个芯片中的方法。

在组件和功能方面，异构集成的大部分重点是将不同的数字组件封装到更大的组件中，尽管模拟和机电组件（例如，MEMS）也是异构集成的目标组成部分。如果它可以通过平面工艺在晶圆上制造，那么它就是异构集成的可能目标。这种不同能力之间集成的潜力将我们引向了异构集成路线图中所关注的各个领域。

异构集成路线图中的重点领域

异构集成路线图于 2019 年发布，旨在解决阻碍特定应用领域进一步集成的挑战。本文档由三个反映电子生态系统当前和未来状态的 IEEE 协会赞助。异构集成路线图与其他标准路线图的区别在于，它以应用和挑战为重点，而不是专注于特定功能。异构集成路线图中概述了六章，重点关注特定领域的技术挑战：

高性能计算和数据中心，它们是持续小型化和集成的自然目标

移动设备，包括 5G 和未来的移动网络功能，如 6G

汽车，主要针对自动驾驶汽车

医疗/健康设备和可穿戴设备，通常需要一系列提供专门功能的组件

航空航天和国防，在物理大型系统中为专业应用实现多种功能的另一个领域

物联网，一个足够广泛的类别，可以与上述任何领域重叠

更深入地说，异构集成路线图解决了一些广泛的组件组的技术挑战和潜在的解决方案。其中一些组件组在许多系统中很常见，如今已通过多个电路或组件集实现：

单芯片和多芯片模块

集成电力电子

集成传感器平台，包括 MEMS 传感器

集成光子学

5G芯片组

不同层次的异构集成

这里的趋势之一是将更多的计算能力和附加功能打包到标准包中，但重点放在 3 个级别：

这些异构集成级别中的每一个都旨在解决不同的技术挑战。

芯片异质性

芯片异质性侧重于通过将多个芯片集成到单个封装中的功能级集成。这与小芯片和多芯片模块的设计密切相关。此级别硬件集成的一些示例包括：

在同一模块中混合不同的封装样式

垂直和水平堆叠多个芯片（2.5D/3D 集成）

将多个 SoC 模块打包成一个更大的模块

所有这些都与晶圆级封装技术联系在一起，例如用于垂直集成的 TSV 和用于无线 SiP 的台积电集成扇出 (InFO)。非常需要不依赖键合线的互连技术，特别是对于在管芯之间传递的超高速串行数据流。

系统异构

不同的产品更适合处理不同的数据结构，系统级集成旨在解决计算工作负载在不同模块之间传递的任务。例如，重复向量计算最好在 GPU 上执行，而AI 模型中使用的矩阵计算现在在 ASIC 上执行。SiP 需要将这些选项与接口、内存、处理器内核和 I/O 接口一起提供，以便为特定工作负载提供最高效的计算处理。

这种级别的异构集成更适合需要同时处理多个数据工作负载（标量、向量、矩阵和空间）的数据中心。但是，这当然可以扩展到涉及射频/无线以及光子学组件的嵌入式应用。

用于具有集成光子电路的自动驾驶汽车应用的示例 SiP。

固件/软件同质性

这是一项重大挑战，因为它需要在嵌入式操作系统和一组标准 API 方面对一组产品进行重大标准化。这更困难，因为开发人员通常使用不同的语言和不同的专业领域。我们可能会继续使用许多高级语言来开发将运行并与异构模块交互的应用程序。但是，开发人员需要的是将多种语言的代码编译成单一代码库的单一开发环境。目前还不清楚这种类型的环境会是什么样子，但芯片制造商正在努力开发这种类型的开发环境以支持异构产品。

异构集成对 PCB 设计师意味着什么

对于 PCB 设计人员而言，这种更高集成度的趋势将更多功能和特性封装到单个芯片上，并为设计人员提供了针对不同应用的更专业的产品。在即将到来的技术领域工作的设计师将花费更少的时间将不同的组件组合在一起，因为标准化产品将在单个设备中包含所需的功能。PCB 设计人员仍将面临布局挑战，但异构集成有助于减少整体组件数量、系统尺寸和所需的外围设备，而无需改变 PCB 设计人员的布局实践。

这是否意味着 PCB 设计人员只需在电路板上连接电源块和异构集成模块？当然不是……异构集成路线图是基于应用程序的，旨在推动面向广泛应用领域的组件的生产。通过专注于广泛的应用领域，新产品将特定芯片组的组件整合到一个模块中，并使用标准接口（PCIe、USB 等）将模块链接在一起。