为新设计开发 PCB 测试程序

2021-06-30

为新设计开发 PCB 测试程序

我们大力支持将测试结构放入 PCB 中。整合这些结构的动力涵盖了广泛的主题——这是一种新设计；您正在使用新的组件技术；新的层压板或新的制造商等等。

当今的电子产品需要许多关键的性能特征。它们以高频率运行，传输大量数据，而且速度比以往任何时候都快。这给产品开发人员带来了巨大的压力，需要确保他们的设计符合所有条件，既可以作为原型工作，也可以批量生产，并满足关键的成本和产品交付要求。

鉴于所有这些参数，在制造新设计之前制定 PCB 测试程序是一个明智的技术和商业决策。PCB 上的测试结构可以在将组件加载到电路板之前使用，这将有助于确保电路板按规定和构建的方式运行。

PCB 中的测试结构

推动在板上构建测试结构的因素基于以下几点：

假设来自制造商的电路板是“好”的，因为制造商说它们是“好”的。

即使您与信誉良好的制造商打交道，在制造过程中也有可能出现问题的地方，例如：

这些层的顺序错误（下面将详细介绍）。

阻抗不正确。

使用了错误的层压板，或者制造商以“省钱”为幌子用替代品替换了您指定的层压板。

层压板中的玻璃编织错误导致歪斜。

对于数据速率非常高的产品来说，这是一个巨大的问题。

在组装过程之前，歪斜问题不会很明显。

如上所述，必须通过使用位于电路板边缘的堆叠条纹来验证电路板中的层堆叠。这似乎是一个简单的问题或平凡的做法，但如果不这样做，可能会导致可怕的后果。如果电路板层出现故障，则没有简单的修复方法，并且可能会产生大量成本和进度，因为唯一的选择是报废电路板并重新开始。

图 1. 用于检查层序和电介质厚度的堆叠条纹。

图 1描绘了堆叠条带测试结构。结构中使用的铜条以这样的方式绘制，即当从面板上切下 PCB 时，这些条是肉眼可见的。每层中的条带比上面的条长。这使得可以通过简单地看到向下进入 PCB 每一层的楼梯台阶变长来确定所有层的顺序是否正确。

在设计和制造过程中有很多地方可能会错误地处理层的顺序。一是准备用于蚀刻 PCB 层的照相工具和模板。另一种可能发生在作为层压过程的一部分铺设各个层时。显然，电路板上的层数越多，堆叠条纹测试结构就越重要。

图 2显示了通过使用测试结构检测到的故障示例。第 11 层是第 22 层应位于的位置。两者都是电源平面。不合适的层用堆叠条纹表示，这些条纹在板的侧面可见。

图 2. 层顺序不正确的 PCB。

在这种情况下，所有阻抗都是正确的，因为交换的层包含电源层和接地层。我们在测试结构中检测到的其他故障包括一个组件，其中在材料清单中指出了不正确的旁路电容器。堆叠条纹还可用于检测不正确的阻抗值。

图 3显示了一组实际堆叠条带的放大视图，其中可以看到每个介电层中的玻璃纤维、铜厚度和 5 密耳的走线从 PCB 突出。

图 3. 堆叠条纹的放大视图。

PCB测试程序

与任何流程一样，在 PCB 加载元件之前，需要在 PCB 上采取特定步骤。此 PCB 测试程序超越了在线测试。这些步骤包括：

将堆栈向上绘制并记录在计算出的阻抗旁边的每个信号层的实际阻抗。（确保使用 125-175 pSec 边缘进行测量。）

抛光堆叠条纹以确保它们清晰。接下来，为了保护它们，应该用清漆覆盖它们。

确保每一层的条纹比上面的长。

使用带有刻度的显微镜，测量每个介电层的厚度并将此信息记录在叠层图上。

测量并记录每个铜层的厚度。

测量每个堆叠条旁边的走线宽度并记录下来。

使用普通电容计，测量每个电源电压的平面电容并将该信息与计算得出的信息进行比较。

使用网络分析仪或带有跟踪信号发生器的频谱分析仪，扫描每个电源电压的阻抗与频率的关系。然后，应将每次扫描的示波器图像相互比较。（执行此操作的方法在本文末尾的参考文献 1，第 2 卷中进行了描述。）

上述步骤 1-7 应对收到的每批新 PCB 执行，并应检查每个 PCB 以验证堆叠条的顺序是否正确，如上述步骤 3 所述。

如果上述测量值在规格范围内，下一个任务是验证旁路电容器群是否为每个电源电压创建了适当的阻抗与频率响应。这是通过发送一个 PCB 来仅加载旁路电容器然后执行以下测试来完成的：

如以上步骤 8 所述，扫描每个电源电压的阻抗与频率，并将该信息与预测的阻抗与频率进行比较。如果满足阻抗目标，则可以将 PCB 送出进行最终组装。如果存在“阻抗空洞”，则有必要重新计算消除空洞所需的电容器数量。

如果需要，进行高压测试。

列出用于每个电压的旁路电容器，参数如表 1 所示。

表 1. 用于电路板中每个电压的旁路电容器列表。

在上述之后，进行以下测试以检查IC封装和电源在最坏情况下的性能。

使用适当的软件代码，使任何处理器以运行中将出现的最慢和最快的速度从待机模式进入活动模式。必须监控处理器内核的 Vdd 并记录最坏情况下的纹波。应保留生成的示波器图片。验证PDN 上测得的纹波是否符合设计规范也很重要。

使用适当的软件代码，使最宽的数据总线首先从全 0 切换到全 1，然后从全 1 切换到全 0。再次监视 Vdd 上的纹波；保留示波器图片，并根据设计规范验证纹波。

使用上面第 2 步中使用的相同代码，通过将示波器连接到一个安静的输出端来测量 Vcc 和地弹很重要，该输出端在 IC 封装内与正在切换的数据总线共享相同的电源轨。此处也应保留示波器图片，并验证 Vcc 和地弹是否符合设计规范的要求。

背板的特殊测试

通常，背板除了原始 DC 电压（例如 48 V）之外没有电源。但是，它们可能在选定的线路上具有特殊的平面电容器以控制 EMI。用于背板的测试步骤包括： 如上所述，对未加载的裸 PCB 执行步骤 1-6。

测量具有嵌入式电容器的每个信号的值。这是使用普通电容表完成的，并将结果与设计目标进行比较。

根据需要进行高压测试。

其他特殊测试

不同长度的测试走线：在某些 PCB 上，同一层可能有两条不同长度的测试走线。测量每个上的时间延迟可用于通过获取时间差并将其除以长度差来计算速度。这使得能够计算该层的有效介电常数。

直流电压降：在具有非常高电流的 PCB 上，建议使用万用表并运行从稳压器端子到最远负载的电压降曲线，以确保直流电压降在限制范围内。正如在之前的文章中所指出的，当今的许多设计都不能容忍非常大的电压骤降。由于开始时没有很多余量，因此在超出限制之前不必有很大的差异。

概括

将测试结构放置为 PCB 测试程序的一部分有几个正当理由。这些结构有多种用途，包括确保层的顺序正确；确保铜层厚度和走线宽度正确；确保电容电源电压正确；确保每个电源电压的阻抗与频率的关系是正确的，并确保电压降在适当的容差范围内。