24小时联系电话:18217114652、13661815404
中文
行业资讯
在ADC模型和DAC建模中添加低通滤波器
更好的ADC模型的建议
两音测试信号比一音提供更多有关ADC性能的信息。您的作者模型非常适合特定ADC的制造商模型，因此可以方便地运行误码率仿真。该ADC碰巧具有非常宽的输入带宽。
对于带宽较低的ADC，如图1所示增加一个低通滤波器将提供一个更好的模型。
制造商的模型是“行为”模型，而不是精确的模型。最好与详细的SPICE模型进行比较，或者在实际的物理设备上进行测量。
数模转换器（DAC）的模型
参考文献[19]至[26]提出了某种DAC模型，而[27]至[29]描述了DAC的特性，但没有描述模型。在那些提出模型的模型中，大多数（[19]，[20]，[22]和[23]）提出的模型似乎是DAC设计人员而不是用户所感兴趣的，他们给出了详细的特定模型来确定诸如SNR或噪声影响之类的东西。输出频谱上的时钟抖动。
其他人提出的模型似乎太简单了。这些是[25]，仅考虑削波而没有量化。文献[26]将量化和削波建模为加法过程，仅对高斯输入有效。
参考文献[21]使用以下公式将DAC输出（y（t））建模为DAC输入（x（t））的函数：
y（t）= x（t）+ y HQ（x（t））+ y CM（x（t））+ y VQ（x（t））
等式1
这些是相应的术语：
y HQ（x（t））表示“水平量化”（理想时间采样）
y CM（x（t））表示“时钟源调制”（时钟抖动）
y VQ（x（t））解释了包括积分非线性在内的“垂直量化”（幅度量化）。
这些术语的表达并不十分复杂，因此这可能是模拟DAC的良好模型。输入x（t）可以来自调制算法的浮点实现，也可以来自具有输出M位的固定点1，其中M> NE；其中NE是DAC的有效位数。
参考文献[24]提出了一个模型，该模型考虑了差分非线性（DNL），积分非线性（INL），增益和失调误差，毛刺脉冲面积和建立时间。
[24]的图5显示了该模型的框图。它由附加随机误差构成DNL模型；增加了确定性的时间函数以对毛刺进行建模；用于模拟INL，增益和失调误差的多项式函数；延迟和时间转换（在本文中没有说明）；一个低通滤波器来模拟稳定时间；和噪声模型（在文本中也没有解释）。可以对[24]中的图5进行一些修改，从而在这里生成图2，这与图1中的ADC模型相反。如果量化导致的输出噪声不够，则可以添加附加噪声。
图2. 来自Naoues，M.的DAC模型的修改；莫什（Morche）Dehos，C .；巴拉克河; 和Ghazel，A， [24]
读者可能想知道为什么，由于DAC的输入已经是数字的，因此需要图2中的采样器和量化器。
通常，对于仿真，可以使用连续时间的浮点算法。并且将其转换为带时钟的定点版本是不值得的。（连续时间意味着仿真采样频率足够高，因此没有采样效果。）而且，通常DAC接口上可用的实际位数（广告位数）大于ENOB。