在PCB布线中使用电磁求解器提取寄生参数

2022-04-14

在PCB布线中使用电磁求解器提取寄生参数

寄生参数提取：集成电路设计界每天都必须处理这项任务，尤其是当栅极特征减少到~350 nm 以下并且芯片以高开关速度运行时。PCB社区也必须处理这个想法，以便更好地设计电力传输网络、具有精确阻抗的互连以及正确量化串扰和耦合机制。有许多第三方应用程序可用于从您的布局中提取特定几何形状的寄生参数，但这些工具的结果对于大多数设计软件来说是不切实际的。

为什么要担心PCB中的寄生效应？我们如何在设计过程中处理这些问题？有意和无意的寄生效应对PCB中的信号和电源行为负有全部责任。在计算阻抗时，实际上是在计算两个重要的寄生参数，并且将它们用作路由引擎的一部分。您还可以将这些值用于串扰预测、涉及瞬态和振铃的功率模拟，甚至将ESD脉冲耦合到暴露的迹线中。

痕迹的寄生提取

您创建的PCB叠层将部分确定影响导体的寄生参数。您实际上不需要复杂的场求解器来确定PCB布局中特定走线周围出现的寄生效应。您在PCB布局中放置的走线将具有一些决定其阻抗的自然寄生电容和电感。然而，如果你在走线附近放一些铜，它们将是一些额外的互电容和电感，会改变走线的阻抗。实际上，可以使用阻抗计算器工具以及文献或场求解器实用程序（Ansys、COMSOL 等）中的一些分析公式来确定这些寄生值。

对于 PCB上的单个走线（无论其宽度如何），您可以通过两种方法获得寄生电容和电感：

直接计算，需要场求解器或期刊文章中的一些复杂分析公式

通过比较计算，包括将无寄生阻抗计算与耦合迹线阻抗计算进行比较

第一点，直接计算，非常强大，需要一些昂贵的软件。您还可以在文献中找到特定结构的公式，但这些公式通常非常复杂，可能涉及数十个参数。不同结构的互耦合公式也几乎没有泛化性。

第二点，比较确定，如果你有可用的公式，其实比较简单，只是比较不同计算器的阻抗值。这基本上是我在上一篇关于覆铜和 50 欧姆阻抗微带/带状线之间的间隙的文章中所做的；通过比较特定宽度的阻抗值，可以确定寄生效应何时会对阻抗产生显着影响。

在接下来的部分中，我将采用类似的方法，但我将使用 Altium Designer 中的场求解器来生成结果。使用单端走线阻抗计算的结果，然后将这些结果与其他走线阻抗计算进行比较，您可以通过一些简单的公式快速提取寄生参数的值。

方法

此处的方法很简单，它依赖于将隔离迹线的阻抗计算与具有寄生效应的迹线的阻抗计算进行比较。这样，您就可以计算出寄生参数的值，即互电容和电感。请注意，在此示例中，我们使用的是无损阻抗，因为这是 Altium Designer 中返回的值。但是，它确实可以非常准确地估计高达 GHz 频率的寄生参数。

无寄生效应（左）和有寄生效应（右）的 PCB走线与安静线或平面的无损阻抗公式。

请注意，任何计算器应用程序（例如我在其他博客中创建的计算器）或 Altium Designer 中的层堆栈管理器只会返回L或L p。由于分子是传播常数，我们现在有 2 个方程和 2 个未知数，因此可以求解系统以获得寄生参数。这个模型是从 Telegraphers 方程推导出来的，假设有一个平面或附近的迹线到所讨论的线路，附近的导体保持安静。

当您在层堆栈管理器中创建阻抗配置文件时，您可以从阻抗选项卡中找到 L或L p的值。如下所示，我们将微带线与共面微带线进行比较；两者具有相同的宽度。通过这种比较，我们可以准确地确定附近接地倾倒的存在引入了多少寄生电容。

该结果表明，在距离附近平面 8 mil 的 8 mil 衬底上，14.423 mil 宽的微带线将具有 64.5 fF 的寄生电容和 755 pH 的寄生电感，由附近的平面引入。这比使用诸如互阻抗和自阻抗（Z 参数矩阵）之类的东西用于迹线和其他一些结构要快得多。

平面附近的单迹线

这涉及通过以下过程比较单个迹线和共面线阻抗：

为微带线或带状线选择基板厚度和走线宽度。注意电感和电容值。

使用共面线设置相同的迹线。选择到地面浇筑起点的大间距。注意电感和电容值。

调整地面浇筑间距并计算阻抗。

使用来自 3 的数据和上面的等式计算互阻抗和电容。

转到步骤 1 并重复新的基板厚度/Dk 值。

当您根据步骤 5 遍历一系列值时，您可以构建一个显示互电容电感值的图表，如下所示。

下图显示了 Dk = 4.2 的 8 mil 和 4 mil 厚基板的微带线结果；相应的走线宽度分别为 14 mil 和 7 mil。这里的想法是保持相同的 W/H 比率，因为该值主要负责设置走线的阻抗。从下图中，我们可以立即看到更薄的基板提供了更低的寄生电容，因此我们预计高频串扰会更低。

看看您是否可以继续这个参数变化过程，以提取不同基板厚度值和走线宽度的更多趋势。这里的结果也可以用于对称和不对称的带状线。

在这里，有一个明确的解决方案来解决返回附近接地覆铜区域的多余寄生电容的问题：使用更薄的电介质。请注意，当间距变小时，对寄生电感的影响几乎与接地倾倒的间距无关，这说明接地倾倒在抑制低速串扰方面不是那么有用，但它可能对抑制高频噪声更有用。

靠近另一条迹线的单条迹线（相同宽度）

对于耦合线，您还可以获得两条走线之间的互电容和电感值。但是，请注意，上面的模型处理的是单端走线，而我们使用的是差分模型，因此在求解联立方程以获得寄生效应之前，我们必须将返回的差分阻抗减少 2 倍。在下面的结果中，我对微带走线使用了相同的两种基板类型（同样，Dk = 4.2）并通过走线分离进行迭代以确定寄生效应。请注意，这不是使用与任何接地覆铜（非共面）的间距来执行的。

与单端微带线的情况一样，您可以将相同类型的模型和程序应用于带状线。我们看到了更高的互感，正如我们对更窄的导体部分所期望的那样。

寄生效应和信号完整性

当我们继续讨论互连设计和确定可接受的迹线密度限制时，我将在即将发表的一些文章中使用其中一些结果来分析串扰。这种比较方法简单但功能强大，它可以帮助您检查寄生效应在高速/高频迹线中开始产生带限效应的水平。

除了阻抗和串扰之外，寄生效应的另一个重要方面是布线，特别是差分对和高频信号。寄生效应以两种方式影响信号：

差分对中的偏移：一条线上的寄生（主要是电容）会降低相对于另一条线的信号速度，从而导致过度偏移。如果偏斜过大，这可能会导致每个极性信号的边沿速率失准。

RF 信号中的相位响应：由于寄生效应引起的传播常数变化会导致互连的相位响应发生变化。这对于边缘耦合波导、表面层发射器、任何依赖谐振来定义其传递函数的电路以及以串联级联方式排列的任何这些元件都很重要。这是我在高频互连设计课上教授的一个更高级的主题，但我会在未来创建更多关于此的文章。

对于差分对上承载的数字信号，解决方案很简单：保持走线及其周围的对称性，并强制长度匹配。虽然长度匹配不一定是完美的，但 CAD 工具可以很容易地接近完美。应始终强制执行某种程度的长度匹配，以确保信号边缘速率在接收器处保持同步。您会注意到阻抗计算器还计算了包含寄生效应的传播延迟，因此可以执行延迟调谐。基于时间的长度调整（又称延迟调整）确保您始终在 PCB布局中应用准确的长度匹配结构。

Altium Designer ®中的交互式布线和层堆叠创建功能允许您执行一系列寄生提取任务。只需使用层堆栈管理器中的内置电磁场求解器来处理各种迹线几何形状，然后按照上述步骤确定对其他迹线或平面的寄生。当您准备好向您的制造商发布您的电路板制造文件和图纸时，Altium 365 ™平台可以让您轻松协作和共享您的项目。