24小时联系电话:18217114652、13661815404
中文
行业资讯
您应该使用紧密还是松散的差分对间距和耦合？
您应该使用紧密还是松散的差分对间距和耦合？
我们收到很多关于走线阻抗以及如何计算正确的走线尺寸以达到可制造PCB中特定阻抗的问题。与确定单端走线的适当走线宽度同样重要的是确定差分对中两条走线之间的适当间距。所以问题是，差分对中的走线彼此之间需要有多近，“紧密耦合”的需求真的有必要吗？
该设计指南的有趣之处在于，它可能是唯一定义最差的PCB设计经验法则。究竟什么是数字意义上的“松耦合”或“紧耦合”？如果你问10位不同的信号完整性专家，你会得到 20 个不同的答案！
在本文中，我们希望更接近真实地描述紧耦合与松耦合的差分对间距，以及差分对间距如何影响阻抗、差模噪声、共模接收等因素噪声和终止。正如我们将看到的，关注紧密耦合（无论它是什么意思）有其优点，但它经常被认为是必要的，原因是错误的。
差分对间距如何影响信号完整性
让我们看看我上面提到的每个维度，看看差分对间距在哪里发挥作用，以及如何设置合适的值。
阻抗
差分对中受间距影响的主要参数是阻抗。差分对的阻抗取决于每条走线的自电容和自感，以及每条走线之间的互电容和互感。这意味着不同 l 对的典型阻抗公式需要分解为奇阻抗和差分阻抗，定义如下：
奇模和差模阻抗公式。
互感和电容的存在分别为两对提供等效的总电感和电容。在上面的方程中，我们忽略了损耗（传输线阻抗方程中的 R 和 G），但没关系，这里的重点是注意间距。
差分对中的两条走线之间存在互感和电容。
将线对放置得越近，差分阻抗就越小，因为L M和C M变大。当间距趋于无穷大时，L M和C M都收敛到零。
换句话说，如果您的设计要达到差分阻抗目标（例如在标准中指定或通过测量确定），那么您不能将两对放在一起太近，否则您将不会违反阻抗目标作为差分阻抗会太小。然而，较小的间距会使沿线路长度的两条走线之间的电场和磁场集中，从而增加损耗。
两条走线之间的互感和互电容不容易计算，也没有可以使用的简单封闭式公式。一些研究文章中有一些较长的公式，但它们非常冗长且笨拙。更好的选择是使用带有内置计算器的叠加编辑器。这种类型的实用程序通常使用电磁场求解器来确定差分对的阻抗，而不是确定互电容和电感。
共模噪声抑制
差分对有时被描述为不受串扰的影响，尽管并不总是说明这是来自单端信号还是差分信号。无论如何，事实是差分对不能免受来自差模噪声源或共模噪声源的串扰的影响。
以串扰形式产生的共模噪声又如何呢？如果您正在查看在附近差分模式对中感应出信号的单端干扰源走线，那么现实情况是，无论您将两条走线在差分模式中的布线有多紧密，您都无法保证完全抑制共模噪声。一对。然而，更紧密的耦合确实有帮助。
要了解原因，我们只需要看看来自单端攻击者轨迹的场如何在空间中分布。因为场随着距离走线的距离而衰减，所以差分对中较近的走线比较远的走线接收到更多的噪声。
干扰源迹线辐射的场随着距离的增加而变弱，因此差分对中的每条迹线接收到的噪声可能不相等，并且无法被差分接收器完全消除。
在这里，我认为最佳解决方案是将单端走线从差分对移得更远，而不是仅仅将差分对放在一起。如果这不是一个可行的解决方案，那么更小的间距将产生相同的效果，但沿差分对的损耗更高。
差模EMI
还有一个神话是差分对不发射EMI。这也是不真实的；如果这是真的，那么我们将无法测量差分串扰。然而，来自差分对的辐射EMI处于差模状态，因此它的强度低于单端迹线或一组迹线发出的噪声。这就是您可以在差分链路上运行超高速串行数据而不会不断失败 EMC 测试的原因之一：与通过单条迹线发送数据相比，噪声要小得多。
因为只有在长差分对上路由串行数据时，差分EMI才是一个问题，所以您可能想将差分对靠得更近以抵消噪声。我要再次声明损失（插入损失）在这种情况下更为重要。在需要使用差分对的长链路中，损耗将主导通道行为，因此最好选择更大的间距。如果通道一开始就设计正确，那么即使数字比特流的上升时间非常快（低于10ps），您也不应该遇到极端的辐射噪声问题。
为什么要关注间距和长度匹配？
在遥远的过去，在设计人员使用大量CAD工具和专业电子设计软件之前，对差分对应用长度匹配和一致间距是一个耗时的过程。如今，PCB设计人员被CAD工具宠坏了，这些工具可以非常轻松地将长度匹配部分应用于差分对。与您的布线工具接口的设计规则也使得在差分对中的每条迹线之间应用一致的间距变得非常容易，如果需要，包括非常紧密的间距。
尽管在传统端接方法和差分阻抗目标的范围内可能没有必要，但我们看到了使用小间距的几个原因：
降低差模噪声发射和差分串扰
将噪声作为真正的共模噪声接收的可能性更高
对之间发射的差模噪声更低
然而，与普遍的看法相反，端接不需要选择尽可能小的间距，这会增加沿线对长度的损耗。终止是一个很长的讨论。主要内容是端接将差分对视为两个单端信号，而不是某些差分阻抗。
当您需要在设计中设置和维护差分对间距和特定阻抗目标时，请使用Altium Designer ®中的全套PCB布线和仿真功能。集成布线工具为您提供完成物理布局所需的一切，同时保持几何规则和阻抗目标。