PDN 目标阻抗对 PCB设计人员意味着什么

2021-09-22

PDN 目标阻抗对 PCB设计人员意味着什么

简而言之，PCB走线阻抗是电路在施加电压后抵抗电流的电阻的量度。到目前为止一切顺利，但阻抗的概念也用于 PCB设计来描述配电系统/配电网络 (PDS/PDN) 的行为。随着 IC 供应商定义设计必须满足的越来越严格的所谓“目标阻抗限制”（在宽频率范围内仅几毫欧），这种 PDN阻抗正变得越来越让 PCB设计人员头疼。

您不确定 PDN阻抗这个术语对您的实际意义以及在设计 PDN 时需要注意什么？让我们来看看 PDN阻抗和目标阻抗是什么，让我尝试解释它们对现代高速数字板设计的重要性。

阻抗及其与电容和电感的关系

电子学理论在分析阻抗问题中起着基本的作用，这里仅提及欧姆定律、基尔霍夫定律和电感法拉第定律。但即使没有深入研究，PCB设计人员也知道，对于电路板走线，特性阻抗“Z0”与走线电感 (L) 和走线电容 (C) 直接相关（此处为无损情况，为简单起见），或在公式定义中：

Zo=√()

因此，走线电容直接取决于电路板内的走线结构：走线宽度、铜线高度以及走线到作为返回路径的参考层的距离。周围绝缘材料的介电常数“ε”也有影响。知道了这一点，通过分析公式预测某些物理结构变化对走线阻抗值的影响就变得相当简单了。

然而，对于具有蚀刻和铜粗糙度影响的紧密耦合的迹线和迹线几何形状，这种预测可能变得相当复杂。PCB工程师应该时刻记住，电容和阻抗之间的关系在某种程度上是相反的，这意味着如果“C”增加，“Z0”减少，反之亦然。但这如何适用于配电系统？

配电系统通常包括较大（和/或较小）铜区域以及电源迹线、PDN 过孔和许多小型连接短截线的组合，以将能量从电源（桶式转换器、VRM 或 PMIC）传输到电源有源电路 (IC) – 中间有一些分立元件（电容器、电阻器、电感器）。那么阻抗如何以及在何处发挥作用呢？

介绍 PDN 目标阻抗

随着时钟和数据频率的增加以及高速电路板上越来越密集的功耗要求越来越高的集成电路（引脚数增加到一千多个引脚），确保从源到接收器的无噪声配电成为一项重大挑战对于任何 PCB设计师。

通常，板上的许多 I2C 缓冲器同时改变它们的状态。这些快速开关器件会导致纹波电压在整个配电网络中传播并产生噪声峰值。它们在电路板上的频率和位置各不相同。正如我们在学校学到的，能量永远不会消失。因此，噪声（=能量）很容易干扰任何周围的高速设备和电路。纹波电压也可能是强大的 EMI 源，通过传导耦合产生高影响的寄生 EMI 天线。

在开关模式下，有电压和电流流动，这两个值之间的比率形成 PDN 的阻抗，如下图所示。为简化起见，仅显示了平面的板极电容，就像图中也未包含所有不同的电感一样。

图 1：PDN 的简化示意图结构

在保持所需性能的同时确保高速系统正常运行的一种方法是在特定频率范围内控制供电网络阻抗（FDTIM=频域目标阻抗方法）。这可以通过仔细设计配电网络的结构并考虑总 PDN 电容和所有各种电感来实现。总电容数超出了电源接地重叠区域的板电容，包括大电容器的大容量电容、所有去耦电容，最后还包括 IC 封装和 IC 芯片本身的嵌入电容。

解释 PDN阻抗的最直接方法是：

Z_PDN=ΔV/ΔI

如果我们仔细观察频率特性（见图 2），就会发现任何 PCB 供电网络在较低频率下都会表现出一定程度的电容特性，而由于串联电源总线的电阻，该电容会降低所有负载组件及其返回路径，然后电感行为通常占主导地位。图 2 显示了汽车 ECU 的 DDR3 电源轨的 NXP iMX55 CPU 的所有 CPU 电源引脚的所有阻抗与频率。

阻抗受电路板叠层中电源轨内物理分离的影响。随着频率的增加，板上不同电路之间的互感会导致配电网络的阻抗增加。由于各种影响，这种结构的阻抗显示出许多峰值（共振和反共振）。在较高频率下，阻抗通常会对 IC 的输入行为产生负面影响，这是非常不受欢迎的，尤其是在 IC 应该工作的频率范围内。

图 2：NXP iMx5 CPU 的 PDN 的阻抗与频率

PDN设计中的目标阻抗值

目标阻抗的知识和控制已成为正确 PDN设计的标准方法。特别是当设计人员必须满足给定的 IC 供应商或应用规范时。根据定义，目标阻抗对管芯上的电源轨在其与 PDN 的连接中可能暴露的最高阻抗设置了限制。

有不同的公式方法，均基于欧姆定律，该定律指出电压与电流的比率导致电阻（= 阻抗）。对于 PDN，这些公式中的电压是与 IC 允许接受的电源上的最大纹波 (ΔV) 相关的电源电压（IC 供应商有此信息）。以其最简单的形式，目标阻抗可以描述为：

Z_target=(Vsupply* % rippetolerance)/(0.5*Imax)

因此，目标阻抗可以理解为电流/电压比的限制，以确保公式 #2 中的 ∆V 不会超过所需的纹波电压限制。如果 PDN阻抗保持在计算值以下，即使来自 IC 芯片的最坏情况瞬态电流也只会产生相当小的轨电压噪声，这对于操作来说仍然是可以接受的。

图 3：IC 供应商目标阻抗限制示例

理想情况下，供电网络的阻抗波形应该在 IC 工作的频带内没有较大的峰值。这是基于目标阻抗的 PDN设计方法的基本指导原则。另一个值得关注的问题是相关带宽。对于数字信号，带宽包括时钟和频率曲线上拐点之间的所有频率（可以根据经验法则定义为 0.35 除以最快的信号瞬态上升/下降时间）。

如果数字信号的所有谐波都以相同的频率谐振，接地平面中返回信号的传递函数将相当平坦，这正是我们要寻找的。对于真正复杂的 PDN，每个出现的阻抗峰值都是由并联 RLC 电路产生的。此类阻抗峰值的特征项为：

并联谐振频率

特性阻抗（和 q 因子，此处未讨论）

峰值阻抗

并联谐振频率定义了感抗等于容抗的频率。该频率点可以通过以下方式计算：

f_res=1/2 π*√(L*C)

当瞬态电压出现在峰值的谐振频率时，由此产生的电压摆幅的幅度可能会超过目标阻抗方程给出的标称电压。使问题进一步复杂化的是，通常需要处理更宽频率范围内的更多阻抗峰值（→ 多重谐振和反谐振）。

并非每个超过目标值的峰值都意味着系统不工作。然而，在系统运行期间，峰值可能导致非确定性 IC 电源故障。这将打开一个用于调试此类硬件故障的潘多拉盒子。但是，即使峰值保持在阻抗限制以下，电路也可能不是绝对安全的，因此可能需要采取对策来降低阻抗或移动出现的频率峰值。

降低 PDN阻抗的急救箱

FDTIM 背后的想法是确保 PDN设计满足目标阻抗，并且相关频率范围的值保持在给定限制以下。然而，这说起来容易做起来难。一块 PCB 通常包含数十个有源元件，通常是数百个具有所有寄生特性（例如，电容器的 ESL 和 ESR）的电容器和电感器。在不同的 PDN 元件（例如焊盘/焊盘图案、过孔和走线）上还有其他寄生电感，它们会严重影响 PDN阻抗值。

为了降低 PDN 的阻抗，工程师可以调整两个一般的东西：减少电感和/或增加 PDN 的电容。去耦电容器的位置和值在这种优化中起着重要作用，因为这将影响 PDN 的电容和电感。例如，将电容器放置在与 IC 电源引脚相同的层上可以最小化电感。不幸的是，由于空间或制造原因，这通常是不可能的。然而，如果在 PI 分析中发现共振峰，则很可能必须修改 PDN 的铜形状以有效消除这些峰。

韬放电子 的 PI/EMI 工具及其用于 PDN阻抗控制的 PI 仿真功能

不幸的是，考虑到当今 PDN 的复杂性和所有寄生效应，分析 PDN阻抗的电路布局很难用一支好的旧笔和一张纸来完成。此外，PCB CAD 工具不能简单地通过定义设计规则或向电源网络添加属性来处理目标阻抗问题，即使这对 PCB设计人员来说是可取的。

相反，需要高级工程工具，如数值 PI 求解器。此类模拟器已在市场上销售多年。韬放电子 的PI/EMI 分析工具带有用于直流电源完整性和交流去耦和频域目标阻抗分析的专用数值求解器，提供了一种独特且简单易用的方法来解决各种电源完整性设计问题。

作为 PCB设计过程的一个组成部分，可以轻松探索和验证配电系统。通过降低所需频率范围内的配电网络阻抗，也可以消除潜在的 EMI 问题。

使用 韬放电子 PI 模拟器检查 IC 供应商规则合规性的阻抗模板定义。

韬放电子 PI/EMI 工具的主要目标是：

检查配电系统的阻抗行为和潜在谐振频率，并根据 IC 供应商的阻抗限制进行验证

允许对选定频率的阻抗进行深入研究，并在用户定义的测量点进行抽查

引导叠层设计并塑造平面或将平面区域划分为不同电压的子区域

优化去耦电容器放置和选择有助于避免过度防御设计（并消除成本陷阱），包括放置虚拟电容器以评估潜在设计措施的功能

定位当前热点和压降位置

允许对 PDN 过孔进行分析，包括假设分析

如果此类分析显示 PDN 中的共振峰超过目标阻抗，则可以通过该工具的参数研究功能在虚拟沙箱中进行修正。例如，无需更改 PCB 工具中的物理设计，即可添加虚拟去电容、更改电容器的值和 ESL，甚至将其关闭。由于非常快的频域仿真引擎，阻抗行为的变化可以即时详细说明。嵌入式 DC 求解器允许可视化 PDN 内的电流，以便进行详细调查。

结论

这种并发 PI 分析方法可帮助 PCB设计人员避免 PDN 的过度设计。过于谨慎的方法通常会导致增加冗余电容器和额外的验证时间，从而转化为不必要的成本。
最后提醒一下，数字工程师应该始终牢记，情况往往比最初想象的还要糟糕（→ 墨菲定律）。阻抗谐振峰值等电源完整性问题会对电路板的信号完整性行为产生负面影响。就其作为（从结构的物理尺寸而言非常大）LC 谐振器的性质而言，嘈杂的 PDN 很容易成为强大的寄生 EMI 天线。这强调了控制 PDN阻抗数的重要性。