什么是差分对和差分信号

2021-10-12

什么是差分对和差分信号

差分对提供了一种路由高数据速率比特流的新方法，其中每个边缘转换通常具有非常快的上升时间。高速设计中使用的差分协议是许多具有熟悉首字母缩略词的通用信令标准的主要内容。USB、HDMI、以太网等都作为差分对布线，需要仔细的走线设计和布线。过去，这需要对差分对的长度进行多次手动修正，以确保它们满足长度目标和阻抗容差。然而，较新的 CAD 软件可以轻松地将这些要求编码为设计规则，以确保准确的布线。

我们将提供差分信号行为和差分对功能的基本概述。这些信号类型在高速信号协议中是标准的，但它们可能会出现在更简单的设备中，因此了解这些在 PCB布局中的布线方式非常重要。我们还将提供差分对阻抗的一些更具体的定义以及噪声在差分对中的作用方式，希望新设计人员能够更好地了解差分协议的重要性。

差分对和差分信号的基础知识

差分对非常简单：它们由两条并排布线的走线组成，并且在每条走线上承载大小相等、极性相反的信号。在高速数字协议中，数据通过阻抗控制的 PCB 中的单端走线发送；每条单独的走线都设计成具有特定的阻抗。这是使用标准阻抗控制走线设计方法完成的，其中达到目标走线阻抗所需的宽度是在设计叠层并选择路由差分对的层之后确定的。

差分信号不一定是特殊类型的信号。用于承载数字数据的所有差分对仍将承载二进制信息，或者可能使用更高级的协议（如 PAM4）一次承载多个位。标准数字迹线和差分信号之间的区别在于，差分信号以不同的方式恢复和解释。

如果我们查看在差分对上传播的信号，我们确实有两个极性相反但幅度相同的信号。差分接收器读取的信号电平就是两个信号电压之间的差值。这如下图所示。

差分对上的差分信号通过 PCB 接地层传输。

在上图中，我们有一个差分对在统一的地平面上布线。假设它们作为阻抗控制微带线在表面层布线，尽管完全相同的想法适用于内部层的带状线。使用差分信号运行的组件需要使用这两个信号之间的差异来解释接收器中的逻辑电平。请注意，各个信号电平（V1 和 V2）仍相对于 GND 参考进行定义，GND 参考通常作为一个平面放置在走线下方。换句话说，如果您真的愿意，您可以使用示波器测量线对每一侧的接地信号。

这种传输数字数据的方法（作为一对走线上的一对相反极性信号）是高速协议（如 USB、以太网、DDR 时钟和数据线）以及一些专有数字信号标准的标准。那么是什么让差分对和差分信号如此成功，还有哪些挑战？下表总结了一些重要的优点和缺点：

让我们看看 PCB 中的这些各种优点和缺点，以及它们如何在布线和布局中表现出来。

共模噪声抑制

无需任何滤波即可抑制共模噪声的能力是差分对独有的。共模噪声抑制源于在差分对上测量两个信号之间的差异，这可以抵消某些条件下差分对上的任何噪声。

下图示意性地显示了如何在差分对中实现共模噪声抑制。如果噪声在适当的偏斜容限内输入接收器，则它可以被接收器消除。

如果在差分对的每一侧具有相同的幅度，则可以消除差分对上接收到的共模噪声。

对此的警告是，线对的每一侧都必须接收到相同水平的噪声。这可能发生在通过电缆自由空间布线的差分对上，因此这并非不可能发生。然而，这并不意味着差分对不受 PCB 上的串扰影响。例如，如果您在差分对附近有一条单端走线，它可以通过开关期间产生的磁场将串扰脉冲耦合到两对差分对中。然而，串扰脉冲不会被线对中的两条走线同等地接收；磁场强度。结果是噪声不会在接收器处被消除，并且一些噪声可能会留在线对的一侧。

从线对发射的 EMI

差分对的一大优点是它们发出的噪声低。当成对中的两条走线靠得更近时，它们在切换过程中产生的磁场相等且相反。只要两个信号同相且幅度相同，它们产生的磁场就会相互抵消。请注意，生成的字段并非处处为零；这仅适用于沿线对之间的中心线。但是，该场会很低，并且会在附近的单端走线中产生较少的噪声。

这是差分对更适合高数据速率通道的另一个原因。以高数据速率（Gbps 及更高）运行的串行协议将在每个位上具有非常快的边缘转换。因此，在这些快速边沿转换（高 dI/dt 事件）期间，线对中的每条迹线都将通过磁场发射强 EMI。对于这些快速边沿速率信号，与附近导体相关的寄生电容可能会出现问题，并且信号带宽可能会跨越高 GHz 频率。

差分对发射相等且相反的磁场，它们相互抵消，并且可以产生比具有相同 dI/dt 的单端信号更低的电感串扰。

尽管差分对可能会在附近的单端信号中产生较低的串扰，但它们会在附近的差分对中产生差模串扰。这就是仔细优化差分对之间的间距很重要的地方。尽管差分对相对不受共模噪声的影响，但它们并不不受差模噪声的影响。在布线差分对时请记住这一点，并在对之间留出足够的间距以确保它们之间的低噪声耦合。

抗地面偏移

在可能在两块板之间交叉的长链路中使用差分对的主要原因是它们对接地偏移的免疫力。AC 或 DC 的接地偏移可以被认为是共模噪声；它是信号中的干扰，以相同的相位和幅度影响对的每一侧。因此，也可以通过差分接收器来消除。当行进信号穿过两个不同接地区域之间的间隙时，两个组件之间会出现阻抗不连续性。来自源的单端信号在负载上的电压可能不同，因为每个区域的地电位不同。

如果您已正确创建 PCB 以支持高速组件和布线，则通过在设计中使用统一接地平面，您应该只在整个设计中具有统一的接地电位。尽管差分对可以承受 PCB 中不同接地之间的接地偏移，但以足够高的频率/速度运行以致于需要差分对的设计在任何情况下都应通过统一的接地平面进行布线。

设计和路由差分对

由于标准计算协议中的差分信号和某些外围设备以高边缘速率运行，因此它们通常需要阻抗控制以防止波从差分对负载端反射。高速PCB设计中使用的所有差分对都需要调整差分对的两侧，以确保每个极性信号同时到达接收器。以下是使用差分对的一些基本设计技巧：

单端和差分阻抗：差分信号标准将指定一些应满足的单端和差分阻抗要求，以防止反射并确保最大功率传输到接收器组件。

延迟或长度匹配：线对中的走线长度应在信号标准中定义的偏斜容限内匹配，尽管这可能相当大，对于某些标准来说可能达到几毫米。

一致的间距：我的观点是，线对之间的间距应设置为不违反阻抗约束的最小值。这样做的原因是它有助于确保发射的共模 EMI 尽可能低，并且有助于确保线对上接收到的共模噪声，因为串扰在线对中的每条迹线上具有几乎相同的幅度。

对于高速信号，还有其他考虑因素，例如信号带宽和沿链路长度的损耗，在选择材料和组件时应予以考虑。最好的布线工具可以通过确保您的设计设置被编码为设计规则来帮助您满足这些要求，并且您将拥有提供阻抗计算和在您的 PCB 中应用长度匹配部分的自动化工具。