24小时联系电话:18217114652、13661815404
中文
技术专题
PCB设计让我们画些平行线
PCB设计让我们画些平行线
印刷电路板在性能上也要考虑便利性。额外的走线长度是有损耗的。不仅如此，信号还会在较长的走线上衰减，因为存在更多的攻击面，噪声发生器可以耦合到信号上。我们必须在可用的几何形状内工作，同时给我们留下无数的选择。
气隙和铜厚度是相互关联的
这让我想到了在设计PCB时我们必须管理的其他折衷方案。首先想到的是，具有大量电流的电路板将受益于厚厚的铜层来处理电源。同时，我们还喜欢使用狭窄的走线并将它们打包在一起，以避开较大设备的内部区域。
获得正确的叠放成为平衡的举动，它允许一些精细的间距连接以及一些大电流的应用。这种设置的设计规则将允许信号层上有较小的气隙，而其他规则则设置了更为宽泛的间隔规则来供电。
这两件事不能成为好邻居，因此我们需要其他层次来充当障碍。添加图层会增加成本，因此我们必须充分利用可用的图层。在某些情况下，小间距规则仅适用于局部区域。一旦没有连接器或处理器，将适用一组更为保守的规则。在此过程中进行拨号是一种平衡行为。
元件放置如何？
我们知道小尺寸是首选。那就是那些高度集成电路的来源。“全能”芯片上系统（SOC）实际上将具有数百个无源部件，也许还会有数十个其他集成电路来实际创建一个系统。这些附加电路中的大多数都希望尽可能靠近SOC。
所有的内存和高速链接都希望在桌子上占一席位。可能需要足够的电源，以保证使用简短的特殊电源管理集成电路或PMIC。当然，任何模拟线都应短而直，且不超出SOC的范围。为什么这些功能最初都不在SOC上？
图1.图片来源：
它归结为芯片架构。相对于构成SOC大部分空间的几乎不可见的晶体管门，存储单元非常庞大。模拟是另一种擅长拾取任何噪音的野兽。从而导致电源硅。这些东西必须放在自己的包装中，仅仅是因为它是设计使然的制造者。
然而，计算设备周围的区域是热门商品。我的意思是从字面上看。您可以围绕它放置的空间越多越好。面对小尺寸的要求，这种文件。我们希望零件彼此靠近并同时分开。
所有这些竞争因素都会导致战略性集群化，通常会通过其电压分解事物，而次要重点在于其路由。在PCB组件放置的平衡过程中，我们还考虑了热干扰和电磁干扰。如果我们可以进一步扩展内容，则可以增加测试访问权限。同时，如果我们可以压缩整个电路板，以便在比去年的产品更小的外壳中为更大的电池腾出空间，那就太好了。
布线印刷电路板时的权衡取舍
因此，路由是布局的函数，布局是如上所述的几个因素的函数。其中一些因素相互直接竞争。即使采用最佳模拟，也很难预测出重叠的细微差别。完美是遥不可及的，所以我们正在寻找的东西就足够了。如果它在保修期内一直可靠运行，那么我们已经完成了工作。
给定足够长的跑道，理论上我们可以采用完美的内存总线，该总线使用最小的曲折和最小的空间，同时保持所有各种连接的最佳间隔。可以将时间预算设置为极小的允许偏差。问题是时间几乎总是紧缺，因此我们需要信号可以处理的所有范围。
图2.图片来源：
似乎不可能使每个人都开心。每个人，我不仅包括内部团队，还包括每个供应商，他们都提供围绕其芯片构建的参考设计，就好像它将成为板上唯一的东西一样。营销团队希望为CIS或重返学校做好准备，也许还有其他日期。现在，客户希望下周提供样品。我们如何处理所有这些竞争利益？