使用正确的设计工具避免PCB布局错误

2021-04-27

使用正确的设计工具避免PCB布局错误

印刷电路板的布局是一项艰巨而艰巨的任务，请不要让其他人告诉你。该电路必须根据严格的规则进行结构设计，以在最高性能下运行，同时，还必须遵守另一组设计规则以实现可制造性。即使是小的且“简单”的布局也可能带来独特的设计挑战，PCB布局工程师必须配备最新的工具才能完成工作。

印刷电路板设计CAD工具是软件工程的奇迹。它们具有许多不同的特性和功能，使版图设计者可以完成工作。这些范围从实用程序到最初设置布局的设计，再到高级跟踪路由引擎，以完成原理图的所有网络连接。为了最好地利用这些工具，设计人员必须了解PCB布局的所有细微差别，尤其是如果处理不当会引起问题的细微差别。这是设计人员应注意的一些常见PCB布局错误。

准备设计：您准备好进行PCB布局了吗？

当新设计准备好进行布局时，很自然地想跳进去并开始放置组件和布线轨迹。这样做的问题是，通常在布局开始之前需要做很多准备工作。许多设计师陷入了“我待会儿再处理”的思想陷阱，却发现他们现在有更大的问题要纠正，而如果准备得更好，这些问题本可以避免的。以下是一些常见问题，如果预先解决，可以在以后避免很多麻烦。

组件过时或不正确：原理图的组件出现问题并不罕见。如果他们从较早的设计中复制了电路，或者库不是最新的，或者使用了实际上过时的收藏部件，则最终结果将是相同的。这些组件可能无法用于制造，因此需要进行重新设计以更新零件。清理BOM表中的此类错误或使用库服务中的零件可以解决此问题。

错误的设计同步：即使原理图数据库未与布局完全同步，有时也会开始设计工作。这样做有许多令人信服的原因，其中节省时间位居榜首，但往往效果不佳。以后必须纠正同步问题可能会导致完整电路的某些部分被撕裂。在这里的课程是花一些时间使它正确，然后再花太多时间在布局上。

电路板层堆叠配置：众所周知，设计人员会在层堆叠最终确定之前开始对电路板进行布局。再一次，这通常是为了节省时间，但是这些良好的意图可能会适得其反。布局开始后，在CAD系统中四处移动图层可能会花费一些时间，并可能导致设计错误。但是，更大的问题是，将完成的布线从一层移到另一层是否会影响电路板的整体信号完整性。您可能会发现自己不得不重新设计电路的一些主要部分以纠正这些问题。

设计参数：在布局开始之前未完全设置PCB设计CAD系统不一定会引入设计错误，但可能会减慢您的速度。颜色，网格和许多其他参数旨在创建有助于提高生产力的工作环境，并且如果您在开始之前未配置这些参数，则只会伤害自己。这些设置中的许多设置都可以在模板或自述文件中传输，这在开始新设计时非常有帮助。

在PCB设计CAD系统中设置颜色参数的菜单

此时，电路板已准备好开始布局。接下来，我们将研究在组件放置期间可能发生的一些常见错误。

放置元件时的PCB布局错误

面对现实吧，虽然可能很复杂，但PCB布局也很有趣。在屏幕上操纵组件，并用它们之间的网状连接橡皮筋捆扎，这是您可以解决的最好和最具挑战性的难题之一。但是，就像在放置板子之前进行设置一样，如果您不谨慎地进行预防，那么这里存在一些潜在的问题，可能会导致您的设计遇到很多问题。让我们首先从涉及您将要放置在板上的物理脚印的潜在问题开始。

脚印不正确：我们已经讨论过在设计中使用正确的组件的重要性，但是如果这些组件使用的脚印不正确，您仍然会遇到问题。尽管从技术上讲应该在设计同步期间发现这一点，但设计人员仍应确保他们使用的是正确的封装。无论是使用PQFP代替BGA，还是使用电容器的极性接反，如果不立即发现此类误差，就需要重新设计。

不要忽略平面图：为了确保良好的信号和电源完整性，必须仔细划分PCB设计电路，以实现最佳性能。对于每毫米空间都很重要的高密度设计，尤其如此。未能做到这一点的设计人员可能需要进行昂贵的重新设计，以提高电路板的性能。使用原理图放置逻辑组的组件或在板上指定放置室对于防止分区错误非常有帮助。

DFM是必不可少的：确保电路板的可制造性与设计中的信号和电源完整性一样重要。PCB设计人员必须遵循布局中的可制造性（DFM）规则进行设计，这一点至关重要。其中包括用于自动组装设备和测试设备的组件之间的最小间距，以及技术人员调试和返工电路板的空间。使用CAD工具中的设计规则和约束是消除DFM错误的绝对必要条件。

记住要设计PDN：尽管布局电路板对于确保良好的信号完整性至关重要，但同样重要的是还要专注于功率传输网络（PDN）。在布局电源组件时，设计人员可以轻松地放松努力，从而在设计中引入噪声和其他干扰。确保遵循良好的PDN设计准则，并使用CAD系统的电源完整性工具检查错误。

终于，电路板终于可以布线了，但是请不要放松警惕。如果您不小心的话，错误仍然有可能蔓延到设计中。

一些常见的跟踪路由错误

使用设计约束（如下所示）可以使您为路由设置正确的规则

在印刷电路板布局上布线走线是一项非常有意义的任务。每条路由走线完成后，都将消除其相应的网络连接指南，从而使您更进一步地完成工作。设计错误也很容易蔓延，因为这会破坏您要完成的工作，因此设计师必须保持警惕。以下是一些需要注意的示例。

逃逸布线：表面贴装器件需要将走线从其焊盘布线到通孔中，以便在板的其他层上互连。这称为逃生路由或通过扇出路由，对于大多数SMT设备而言，这非常简单。但是，具有小间距的高引脚数器件带来了更大的挑战，设计人员必须注意不要通过逸出通孔阻塞内部层上的布线通道。通常，芯片制造商会在其产品数据表中发布推荐的布线解决方案，这可以帮助您避免布线拥塞。

约束管理：鉴于当今电路板设计的所有不同要求，布局设计师必须充分利用他们的设计约束管理系统。这些实用程序允许为网络或一组网络配置必要的走线宽度和间距，以及为组件分配间隙规则。它们甚至可以通过设置高速设计拓扑，通孔类型和电气时序参数等而走得更远。在上图中，您可以看到设计约束管理系统中可用的一些设置，以防止违反路由规则。

没有足够的布线空间：在对布线图案密集的电路板进行布线时，预先计划需要布线的位置非常重要。这将确保有足够的空间容纳双倍数据速率（DDR）路由常见的高密度图案。如果没有这样的计划，您可能会发现自己需要更换和重新布线电路板的大部分。许多CAD工具（例如Cadence的Allegro PCB编辑器）提供的布线模式可帮助完成此类平面规划任务。

缺乏参考平面：随着信号速度在电路板设计中的提高，至关重要的是，PCB的布局必须具有足够的参考平面。没有这些平面，高速传输线和其他敏感网络可能没有清晰的信号返回路径。相反，返回的信号将在电路板上徘徊，干扰其他信号，并产生噪声和EMI，从而破坏设计的信号完整性。这些错误可能是灾难性的，因为电路板将需要重新设计以使其噪声得到控制。

就像我们一开始所说的那样，PCB布局可能是一项复杂的任务，尤其是在所有这些潜在的错误都隐藏在阴影中的情况下。值得庆幸的是，通过使用PCB设计CAD工具的强大功能，可以减轻许多此类问题。

解决方案在工具中

Cadence的Allegro PCB编辑器中有许多不同的布线选项可供PCB设计人员使用

我们一直在强调PCB设计工具的各个方面，这些方面可以一路解决许多此类问题，但在这里，我们将重点关注其中的两个：

约束管理：如前所述，PCB设计中设置的设计规则和约束可以使设计人员避免产生意想不到的错误。约束管理系统将使您能够控制从组件间隙到通孔丝印的所有过程。例如，您可以创建更改迹线宽度的特定区域。当路由出高密度组件（如细间距BGA）时，这将非常有益。