24小时联系电话:18217114652、13661815404
中文
技术专题
数字IC应该使用什么尺寸的去耦电容器？
数字IC应该使用什么尺寸的去耦电容器？
关于旁路和去耦电容器，这里有很多信息。这两个组件对于维持电源完整性和信号完整性至关重要。当您开始阅读有关此主题的信息时，您会发现为数字IC调整去耦电容器尺寸的过程非常简单。
旁路与去耦：有什么区别？
尽管通过阅读一些PCB设计指南不会了解这一点，但旁路和去耦电容器并不涉及两种不同类型的电容器。这两个术语指的是电容器的功能，而不是电容器的设计或所用的材料。许多设计人员将两个电容器及其功能互换使用。本质上，任何给定的电容器都可以用作旁路或去耦电容器。
旁路电容器背后的意图是通过将噪声直接“旁路”到地面来防止噪声从电源进入PCB系统。由于电容器还用作接地的高通滤波器，因此可以使用电容器将系统中的高频噪声直接传递到接地回路。实际上，直流电源输出中存在的低电平噪声永远不会进入系统。
将此与另一种使用电容器的电源完整性进行比较。当放置在IC的电源和接地引脚上时，电容器执行的功能与使用电源时相同，因此有时也称为旁路电容器。实际上，它提供了与旁路相同的功能，即，它通过电容性阻抗提供了一条接地路径。但是，它执行的另一项功能非常重要，因此，该放置使电容器成为去耦电容器。当一个逻辑IC切换时，它可以提高自身和附近其他IC的接地电位，这种现象也称为接地反弹。将去耦电容器连接至IC的电源和接地引脚，可将其电势与板上其他IC的电势“去耦”。
尽管这两个术语最初旨在引用不同的功能而不是不同类型的电容器，但是任何想要确保电路板上功率和信号完整性的设计人员都需要为其旁路或去耦电容器选择合适的尺寸。某些用于不同组件的数据手册会强调在组件的电源和接地引脚之间增加一个专用的去耦电容器（他们通常将其称为旁路电容器）以达到信号完整性的目的。选择正确的去耦电容器尺寸需要了解两点：
电容器的实际电学行为以及如何在电路模型中对其进行描述
电容器的时域响应及其在放电过程中如何传递电流
等效电容器型号
为了选择合适的电容器尺寸，您需要检查电容器的基本电路模型。尽管我们想认为电容器的行为完全符合理论所指出的那样，但实际上并非如此。因此，有一个经验的RLC模型可用来解释任何电容器的行为。
用于电容建模的等效RLC电路
在此模型中，ESR和ESL分别是等效串联电阻和等效串联电感。C的值可以视为组件数据表中引用的电容。最后，R的值说明了形成电容器的电介质的电导率。这说明了在电容器充电并从电路中移除后在任何电容器中都会发生的瞬态泄漏。该值通常足够大，可以忽略。
在此模型中（忽略R），假设连接到电路两端的负载为0欧姆，则值（ESR /（2 * ESL））是等效电路的阻尼常数。这决定了在完全充电/放电情况下电路对输入电压变化的响应速度。您应该检查电容器的数据表，以便可以计算阻尼常数。
如果要断开具有更快开关速度的数字电路的去耦，那么您将需要选择一个具有等效阻尼常数的电容器，该电容器会严重阻尼或稍微过阻尼该电路，以抑制放电期间的振铃。只要放电速率短于开关时间，那么去耦电容器将能够快速补偿电压波动。
调整数字IC的总去耦电容
注意，以上关于等效模型中的放电速率的要点并未说明所需的电容。确定总去耦电容大小的一种方法是考虑需要传递给IC的最大电荷量，应将电荷传递给IC的速度以及要补偿的电压波动的大小。由于大多数负载都是电容性的，因此可以将到达负载的电流与信号电压从OFF变为ON的速率相关（反之亦然）：
请注意，您可以将类似的技术应用于纯电阻或电感负载。让我们看一下具有多个开关输出的数字IC上的容性负载。
示例：具有12个输出的数字IC
展示如何将此公式用于容性负载的最佳方法是一个示例。假设您有一个具有12个输出的数字IC，其中每个输出信号为5 V，上升时间为6 ns。每个输出驱动一个负载电容为50 pF的负载。如果将信号的上升时间近似为线性，则上式中的导数可写为dV = 5 V，dt = 6 ns。因此，每个输出所需的电流为：
示例IC的每个输出电流
如果将全部12个输出同时从高电平切换到低电平，则来自接地层的总电流涌入为500 mA。这种涌入会引起接地平面电势的变化，从而导致信号电势的变化，并且电容器应补偿信号电势的这种变化。如果我们假设ON状态的阈值为4.5 V，则为了防止误码，需要补偿的电压降为0.5V。此外，必须在6 ns之内进行补偿。因此，最小去耦电容为：
示例去耦电容器的最小电容
在这里，您至少应使用6 nF电容器在6 ns内补偿最大0.5 V电压。请注意，在本示例中，一些准则会建议并联使用两个3 nF电容器，因为这会将ESR降低2倍，但也将ESL降低2倍，因此对阻尼的影响为零。如果电容器的响应衰减不足，则可以选择使用更大的电容器，因为这样会使响应更接近临界阻尼或过度衰减的情况。但是，并联使用两个电容器有助于使PDN网络的阻抗谱在电容器的谐振频率附近变平。
可以将类似的方法应用于电源总线上的去耦电容器，尽管您需要考虑纹波电压（或开关电源的开关速度），输出中的整体噪声谱以及PDN阻抗等因素。它还有助于了解电感在PDN中的作用，无论是寄生电感还是故意放置的组件。
随着电路板工作在更低的水平，更高的数据速率和更严格的噪声要求下，每个设计人员都应拥有所需的工具，以选择并放置PCB的旁路和去耦电容器。