使用Gates和应用程序进行SR触发器设计

2021-04-27

使用Gates和应用程序进行SR触发器设计

我们将讨论数字电子学中一种称为SR触发器的基本电路。我们将看到使用NOR和与非门的SR触发器的基本电路，其工作表，真值表，时钟SR触发器以及一个简单的实时应用程序。

我们已经看到，直到电路现在即多路复用器，解复用器，编码器，解码器，奇偶发生器和校验等被称为组合逻辑电路。在这些类型的电路中，输出仅取决于输入的当前状态，而不取决于输入或输出的过去状态。

除了较小的传播延迟外，当输入发生变化时，组合逻辑电路的输出会立即发生变化。

还有另一类电路，其输出不仅取决于当前输入，还取决于过去的输入/输出。这些类型的电路称为顺序逻辑电路。我们如何获得“过去的输入/输出”数据？我们必须具有某种“内存”才能存储数据供以后使用。可以存储数据并充当“存储器”单元的设备或电路称为锁存器或触发器。

注意：术语“锁存器”和“触发器”将作为同义词使用，尽管在技术上它们稍有不同。简而言之，触发器是时钟控制的锁存器，即，仅当存在时钟信号（取决于设计的高电平或低电平）时，输出才会改变。

什么是触发器？

触发器是可以存储1位数字信息的基本存储单元。它是一个双稳态电子电路，即具有两个稳定状态：高或低。由于触发器是双稳态元件，因此其输出将保持稳定状态，直到施加外部事件（称为触发）为止。

由于它会在施加输入后很长时间保留输出（除非进行任何更改），因此可以将触发器视为可以存储一个二进制位的存储设备。

可以使用两个串联的反相器设计一个简单的触发器，该反相器具有从第二反相器的输出到第一反相器的输入的反馈。以下电路显示了使用反相器的触发器。

设Q 1为输入，Q 3为输出。最初，假设反馈已断开，并且通过将其接地将Q 1设为0（逻辑0，LOW，位0）。Q 3也将为0。现在，如果已连接反馈并且输入Q 1与地面断开连接，则Q 3仍将继续为0。

同样，如果不对地进行运算，如果我们对1重复相同的过程（逻辑1，高电平，位1），则输出Q 3保持为1。

这是具有两个稳定状态的简单触发器，并保持在特定状态，因此保持为存储器，直到发生外部事件（例如这种情况下的输入更改）。

SR触发器概述

上述基于反相器的触发器仅用于理解其工作原理，但由于没有提供应用任何输入的准备，因此没有任何实际用途。这就是NOR和NAND Gate出现的地方。可以使用NOR门来实现上述基于反相器的触发器，如下所示。

忽略“R”和“S”值现在，让我们重绘上述电路在更常规的形式和重命名Q 2为Q和Q 3为Q。

由此，触发器具有两个输入：R和S，以及两个输出：Q和Q，从图中可以明显看出，输出是相互补充的。让我们尝试分析输入及其对应输出的不同可能性。

这里要注意的重要一点是，对于“或非”门，逻辑“ 1”是主要输入，如果其任何输入是逻辑“ 1”（高），则输出均为逻辑“ 0”（低）。其他输入。考虑到这一点，让我们分析上述电路。

情况1：R = 0和S = 0

在第一种情况下，两个或非门的输入均为逻辑“ 0”。由于它们都不是主导输入，因此它们对输出没有影响。因此，输出保留其先前的状态，即输出中没有变化。此条件称为“保持条件”或“无更改条件”。

情况2：R = 0和S = 1

在这种情况下，“ S”输入为1，这意味着“或非”门B的输出将变为0。结果，“或非”门A的两个输入均变为0，因此“或非”门A的输出也因此变为“ 0”。 Q的值为1（高）。由于输入S上的“ 1”使输出切换到其稳定状态之一并将其设置为“ 1”，因此S输入被称为SET输入。

情况3：R = 1和S = 0

在这种情况下，“ R”输入为1，这意味着“或非”门A的输出将变为0，即Q为0（低）。结果，“或非”门B的两个输入都变为0，因此“或非”门B的输出为1（高）。由于输入R上的“ 1”使输出切换到其稳定状态之一并将其重置为“ 0”，因此R输入被称为RESET输入。

情况4：R = 1和S = 1

禁止此输入条件，因为它迫使两个或非门的输出都变为0，这违反了互补输出。即使应用了此输入条件，如果下一个输入变为R = 0和S = 0（保持条件），也会在“或非”门之间引起“竞争条件”，从而在输出端造成不稳定或不可预测的状态。

因此，根本不使用输入条件R = 1和S = 1。

因此，基于上述情况和不同的输入组合，下表显示了SR触发器的真值表。

[R	小号	问	状态
0	0	最后状态	没有变化
0	1个	1个	放
1个	0	0	重启
1个	1个	没有申请 （？）	禁止的

SR触发器的逻辑符号如下所示：

使用NAND门的SR触发器（技术上讲，RS触发器）

还可以通过两个NAND门的交叉耦合来设计SR触发器，但是Hold和Forbidden状态相反。它是一个有源低输入SR触发器，因此我们将其称为RS触发器。下图显示了使用与非门的SR触发器电路

关于“与非”门的重要一点是，其主要输入为0，即，如果其任何输入为逻辑“ 0”，则输出为逻辑“ 1”，而与其他输入无关。仅当所有输入均为1时，输出才为0。牢记这一点，让我们看一下基于NAND的RS触发器的工作原理。

情况1：R = 1和S = 1

当S和R输入都为HIGH时，输出保持先前状态，即，它保存先前数据。

情况2：R = 1和S = 0

当R输入为HIGH而S输入为LOW时，触发器将处于SET状态。当R为高电平时，与非门B的输出即Q变为低电平。这使得与非门A的两个输入都变为低电平，因此，与非门A的输出即Q变为高电平。

情况3：R = 0和S = 1

当R输入为低电平而S输入为高电平时，触发器将处于复位状态。当S为高电平时，与非门A的输出即Q变为低电平。这使得与非门B的两个输入都变为低，因此，与非门A的输出即Q变为高。

情况3：R = 0和S = 0

当R和S输入均为LOW时，触发器将处于不确定状态。由于S和R的低输入违反了触发器的规则，即输出应相互补充。因此，触发器处于未定义状态（或禁止状态）。

下面的真值表总结了借助NAND门设计的SR触发器的上述工作原理。

[R	小号	问	状态
1个	1个	最后状态	没有变化
1个	0	1个	放
0	1个	0	重启
0	0	没有申请 （？）	禁止的

使用NAND门的RS触发器可通过将输入反相来转换为具有与常规SR触发器相同的真值表。代替使用反相器，我们可以使用具有公共输入的NAND门，如下图所示。

简单的SR触发器的问题在于，它们对控制信号（尽管未在图中显示）电平敏感，这使它们成为透明的设备。为了避免这种情况，引入了门控或时钟SR触发器（每当使用术语SR触发器时，它通常是指时钟SR触发器）。时钟信号使器件对边缘敏感（因此没有透明性）。

时钟SR触发器–触发器

有两种类型的时钟SR触发器是可能的：基于NAND和基于NOR。使用“与非”门的时钟SR触发器电路如下所示

该电路是通过在基于NAND的SR触发器中添加两个NAND门而形成的。当额外的与非门将输入反相时，输入为高电平有效。时钟脉冲被提供给两个额外的与非门。

因此，时钟脉冲的跃迁是该设备工作的关键因素。假设它是一个上升沿触发的器件，则该触发器的真值表如下所示。

钟	[R	小号	问	状态
↓或0或1	X	X	最后状态	不变（保持）
↑	0	0	最后状态	不变（保持）
↑	0	1个	1个	放
↑	1个	0	0	重启
↑	1个	1个	没有申请 （？）	禁止的

通过使用“或非”门也可以实现相同的目的。使用“或非”门的时钟SR触发器的电路如下所示。

该图显示了RS触发器的结构（由于R与输出Q相关联），SET和RESET的功能保持不变，即，当S为高电平时，Q设置为1，而当R为高电平时，Q为重置为0。

应用领域

SR触发器是非常简单的电路，但由于它们的非法状态（S和R都很高（S = R = 1）），因此并未在实际电路中广泛使用。但是它们用于开关电路，因为它们提供了简单的开关功能（在置位和复位之间）。

一种这样的应用是开关去抖动电路。SR触发器用于消除数字电路中开关的机械抖动。

机械弹跳

机械开关在按下或释放时，通常需要一些时间并振动几次，才能稳定下来。开关的这种非理想行为称为“开关弹跳”或“机械弹跳”。这种机械弹跳将倾向于在低电压和高电压之间波动，这可以通过数字电路来解释。

这可能会导致脉冲信号发生变化，并且这些不需要的脉冲序列将导致数字系统无法正常工作。

例如，在信号的这个弹跳周期中，输出电压的波动非常大，因此寄存器对多个输入进行计数，而不是对单个输入进行计数。为了消除这种数字电路的行为，我们使用了开关去抖动电路，在这种情况下，使用了SR触发器。

SR触发器如何消除机械弹跳？

基于当前状态输出，如果按下设置或重置按钮，则输出将以计数一个以上信号输入的方式改变，即电路可能接收到一些不需要的脉冲信号，因此由于机器，在Q处的输出没有变化。

当按下按钮时，触点将影响触发器的输入，并且当前状态将发生变化，并且对于任何其他机械开关弹跳，不会对电路/机器产生进一步的影响。如果开关有任何其他输入，则不会有任何变化，SR触发器将在一段时间后复位。

因此，只有在SR触发器执行状态更改后（即，仅在接收到单个时钟脉冲信号之后），才能使用同一开关。

开关去抖电路的电路如下所示。

开关的输入接地（逻辑0）。每个输入都有两个上拉电阻。它们可确保在触点之间切换时，触发器输入S和R始终为1。
可以使用NOR SR触发器构建另一个电路。

开关的输入连接到逻辑1。每个输入都有两个下拉电阻。它们确保当开关在触点a和b之间时，触发器输入S和R始终为0。

消除机械开关抖动的常用IC为MAX6816 –单输入，MAX6817 –双输入，MAX6818 –八路输入开关去抖动IC。这些IC包含带有SR触发器的必要配置。