IC的片上静电放电保护

2021-02-01

半导体芯片易受高电流和高电压现象的影响。为了实现组件级保护，我们采用了片上ESD保护电路来提供安全的ESD电流放电路径。

静电放电（ESD）是电子产品的常见威胁。在ESD事件期间，大量电荷从一个对象转移到另一个对象，例如从一个人转移到集成电路（IC）。这种电荷转移会导致非常高的电流在短时间内流经IC，如果无法迅速耗散能量，则会损坏该器件。

ESD会在产品的整个生命周期中，制造和组装过程中，最终用户或维护过程中击中设备。

移动设备，汽车电子产品，工业和医疗应用等新兴技术的迅速发展和可用性为针对ESD应力的片上保护提出了独特的需求。

ESD保护对于电子组件是必需的，其设计在半导体行业中是首要考虑的问题。为了可靠地运行，应该在组件级别和设备级别都考虑ESD保护。

ESD组件测试（ESD模型）

一套标准记录了ESD鉴定测试，以确保可靠性并认证系统和组件。他们指定测试程序，测试设备校准和例行验证。

本节介绍组件级测试。通过这些测试是获得产品认证并将其推向市场的先决条件。

可能在日常生活中的各个组件中发生的ESD事件的模型或测试-每个代表一种特定的物理现象-是：

人体模型

机器型号 

充电设备型号 

传输线脉冲测试 

人体模型

人体模型（HBM）在被充电的人用手指触摸组件时发生。最初是为采矿业开发的，这是最古老的ESD测试–它模拟电荷从手指到其他引脚接地的集成电路引脚的转移。 

最新数据表明，HBM很少模拟实际的ESD事件。最新一代的包装样式通常太小，以至于人们无法用手指操作，并且大多数大型组件的制造过程都采用自动化设备，因此人们几乎不会触摸组件。

图1显示了HBM脉冲波形。

图1. HBM脉冲波形示例。

机器型号脉冲

开发了机器模型（MM）脉冲来模拟ESD事件，其中带电的金属物体接触IC引脚。图2显示了MM脉冲波形。 

图2. MM脉冲波形示例。图片基于SH Voldman，2012。

在HBM和MM模型中，电荷转移到组件。

充电设备型号

当带电设备接触接地物体时，将发生带电设备模型（CDM）。在此测试方法中，组件是电荷源，并且它通过接地体放电。 

CDM模型在组件级别复制内部和客户IC故障。它确定了IC易受ESD事件的影响，其中带电的封装通过接地的金属物体放电。当前，这种放电事件是现代电路中ESD故障的主要原因。

图3显示了CDM电流波形。 

图3. CDM电流波形示例。

传输线脉冲

在传输线脉冲测试（TLP）中，电压源为传输线电缆充电，然后系统将一系列类似于ESD的脉冲放电到被测设备中。它评估在ESD压力下运行的设备性能。 

该测试方法是HBM方法的等效方法或替代方法，还可以测量或表征ESD性能。

图4显示了TLP脉冲波形。

图4. TLP脉冲波形示例。

常见的ESD故障

ESD故障是灾难性的，可能导致IC芯片立即发生故障。

结和氧化物易于损坏。ESD引起的故障的基本机制是：

硅中的结烧坏：这是最常见的HBM失效机制–注入ESD瞬态能量会导致结击穿。

氧化物击穿：当在氧化物层上施加高电压（高电压过应力）导致电介质击穿时，会发生ESD损坏的另一主要类别。随着电介质击穿，它开始传导电流。电流产生的热量会产生热点，并使电介质，硅和其他材料熔化。

金属化烧毁：这会在互连路径中产生开口。当温度（I²R热量）达到材料的熔点时，就会发生这种情况。它通常是继发效应，发生在结或氧化物失效之后。

片上ESD保护器件

片上ESD保护结构通过为接地总线/轨道提供安全的ESD放电路径来保护核心电路的输入，输出和电源引脚。这些保护结构在常规系统运行期间会关闭，但在发生ESD事件时会迅速打开，从而将浪涌电流释放到地面。

在事件期间，保护电路会将引脚钳位到低电压。放电电流后，它们返回截止状态。ESD事件不得损坏设备。

当由于技术限制而无法进行片上保护时，可以使用位于电缆，连接器，陶瓷载体或电路板上的片外保护解决方案。在某些情况下，使用优化方法设计的定制解决方案可以降低成本。

ESD保护设备应符合以下四个特征：

坚固性

效用

速度

透明度

除了鲁棒和有效之外，ESD保护电路还应该足够快以在被保护的主电路之前接通。此外，保护电路必须是透明的，并且不得改变主电路的性能

ESD电路的构建块

有多种技术来构建保护夹。他们的选择取决于技术和设计限制。通常用作ESD保护设备的三种设备是：

二极体

接地栅极N沟道MOSFET

可控硅整流器 

二极管

二极管具有最简单的结构，并在正向偏置时满足低压ESD应用的要求。它们是在这种条件下工作的，是最好的ESD保护元件之一–具有低导通电压，低导通电阻和高ESD电流能力。 

在反向偏置下，二极管显示出高导通电压，高导通电阻和低电流处理能力，从而使它们不能令人满意地获得ESD保护器件。缺点是泄漏电流增加。

接地栅极N沟道MOSFET 

接地栅极n沟道MOSFET（GGNMOS）通常用于保护基于CMOS的设计免受ESD事件的影响。这些器件的结构和操作与普通MOS相似。但是，他们采用了不同的布局技术来优化性能，以作为ESD保护设备。 

GGNMOS器件可以工作在主动或快速恢复模式下。在活动操作模式下，它充当标准NMOS器件。骤回效应使低压下的大电流通过–高压ESD事件触发电流流动；但是，该电流在ESD保护器件上的低压下继续流动。快照是最常见的操作模式。缺点是其鲁棒性低。

可控硅整流器

就其高鲁棒性而言，可控硅整流器（SCR）由于其双极传导机制而成为最有效的ESD保护器件。 

缺点是容易闩锁-ESD事件结束后电流传导。通过正确的设计，它们可以提供可承受的闩锁风险的出色ESD性能。

请注意，虽然二极管是非快照型设备，但SCR和GGNMOS具有快照特性。

片上ESD保护策略

ESD保护策略包括钳位过应力电压并使用片上保护结构为ESD电流提供放电路径。

内置片上ESD保护电路可保护输入，输出和电源焊盘免受ESD事件的影响。

这些保护元件在被保护设备正常运行期间保持无源状态，仅在存在ESD脉冲的情况下才激活-通过检测上升时间和过电压。当检测到ESD脉冲时，保护电路将为ESD电流提供安全的放电路径。

图5显示了一种典型设计，其中在输入，输出和电源端子上添加了ESD保护电路 

图5.片上ESD保护电路。 

该网络由以下保护组件组成：

输入板接地（Vss）

输入板到电源轨（Vdd）

输出焊盘接地（Vss）

输出板到电源轨（Vdd）

接地的电源轨（Vdd）（Vss）

ESD保护技术可用于所有重要工艺，包括CMOS，BiCMOS和III-V化合物。

接地IC述评 

静电放电（ESD）现象是由于两个电位不同的物体之间的静电荷转移而引起的。由于能量的大量快速消耗，它会损坏IC。

ESD保护方法将ESD电流分流通过安全的放电路径，耗散ESD设备中的能量，并将电压钳位在安全水平。

随着半导体尺寸的缩小以提高其性能，ESD失效变得更加严重。

验证ESD抗扰性和电路设计的可靠性至关重要。重要的组件级别标准是人体模型（HBM），机器模型（MM）和充电设备模型（CDM）。

与ESD相关的常见故障是结烧坏，氧化物击穿和金属化烧坏。

ESD保护器件的示例是二极管，GGNMOS和SCR器件。

片上ESD保护器件可保护内部电路免受ESD损害。电压钳位设备在正常情况下处于关闭状态，但在达到其阈值电压后才传送电流。