如何减少PCB布局中的寄生电容

2021-02-27

PCB由绝缘体隔开的几条平行跨接的导体（例如走线）组成。这些走线与介电材料一起形成电容器，从而导致有害的寄生电容或杂散电容效应。

PCB中的寄生元件可能是寄生电容，寄生电阻和寄生电感。当走线紧密放置时，高频板中的寄生电容效应非常明显。这种效果是完全不希望的，并且会影响设备的功能。这会导致诸如串扰，EMI和信号完整性之类的问题。处理高频，高数据速率和混合信号板的PCB设计人员在设计PCB布局时必须考虑寄生电容和电感效应。

在以下各节中，我们将了解寄生电容的定义及其对电路板的影响。

PCB中的寄生电容是什么？

紧密放置的PCB导体形成虚拟电容器，从而导致寄生电容效应。

寄生电容或杂散电容是在由电介质隔开的两条走线之间形成虚拟电容的结果。它的产生是由于载流迹线紧密靠近时产生的电势差引起的。要了解更多信息，请阅读走线电流容量在PCB设计中的作用。

如果适当地绝缘导体，则这种效果甚至是可能的。由于没有理想的电路，因此无法避免寄生电容。

寄生电容如何计算？

电容器中的充电放电周期。

寄生电容是导体的固有特性。它是每单位电位变化的存储量。寄生电容的计算公式为 C = q / v。其中C是以法拉表示的电容，v是以伏为单位的电压，q是以库仑为单位的电荷。

对于不随时间变化的恒定电信号，dv / dt = 0表示电势没有变化；因此我= 0。

如果电路回路中有一个电容器，则dv / dt将收敛到一个固定值，即电势变化，从而导致电流流动。因此我≠0。 

迹线电容计算

平行板电容器的电容由C =（kA / 11.3d）pF给出。其中C是电容，A是以cm 2为单位的板面积，k是板材料的相对介电常数，d是以cm为单位的板之间的距离。

迹线电容计算

什么是寄生电容效应？

高频下的PCB寄生元件建模。

寄生电容效应是高频电路板中需要关注的问题。在低频下运行时，寄生元件可以忽略不计，因为它们并不会真正影响系统功能。电路板上的每个焊盘都有其寄生电容，每条走线都具有寄生电感。焊盘还增加了寄生电阻，从而刺激了IR损耗。寄生电容可能存在于PCB，裸板，PCBA，组装好的板上的导体之间，以及组件封装（尤其是表面贴装设备（SMD））中。

由于本征电容器极板之间存在电势差，因此有可能流过电流。电荷是否存储在电容器极板之间无关紧要。直到有电位差时，电流才流动。一旦该电势差增加，对于期望的信号路径，就可以观察到流向负载的电子流的相应减少，这会对信号完整性产生负面影响。

杂散电容和寄生电容之间的区别？

术语杂散电容通常与寄生电容互换使用。然而，寄生电容说明了它会妨碍电路工作的事实，而杂散电容说明了如何引入不需要的电容。

什么是杂散电容？

杂散电容并非总是由于两个PCB导体之间形成的虚拟电容而引起，而且还由于周围环境的影响而引起。因此，它被称为杂散电容。 

PCB中的寄生电阻是什么？

寄生电阻沿着走线串联存在，或者在导电元件之间以并联形式存在。

PCB中的寄生电感是什么？

寄生电感沿走线存在，并表现出存储和耗散电能的行为，就像实际的电感器一样。所有导体都是电感性的，并且在高频下，即使是相对较短的电线或PCB走线的电感也可能很重要。

其中R是导线半径，L是长度。

如何找到PCB走线的电感？

迹线电感随迹线长度和接地平面的缺乏而增加。 

其中W是走线宽度，L是走线长度，H是走线厚度。

例如，在高速运算放大器的同相输入端有2.54cm的走线会导致29nH的杂散电感。这足以引发低电平振荡。杂散电感可以通过接地层来缓解。

杂散电感会导致运算放大器输出发生低电平振荡。图信用：ADI公司

是什么引起寄生电容？

在高频下，电路板中的电流会受到寄生电容的影响。由于当频率增加时电容器趋于成为导体。请注意，当频率增加时，电容器将充当非常小的值的电阻（接近短路），从而导致过多的电流流动。

ž c ^ = 1 / 2πF ç ; ˚F c ^ = 1 / ω ç因此，随着频率的增加，Z Ç也增加。

由于电容器在无限频率下的作用就像导线一样，寄生电容会使您在高频操作中感到寒战。这就是为什么它会意外地将任何PCB的参考平面连接到机箱的原因。

寄生电容效应可能是串扰和噪声，来自输出的不良反馈以及谐振电路的形成。因此，必须注意整体PCB设计，特别是布局。良好的布局应在将导电体放置在另一个导电体旁边的同时格外小心。

寄生元件包括由封装引线，长走线，焊盘到地，焊盘到电源平面以及焊盘到走线电容器形成的电感器，包括与过孔的相互作用等。将寄生元件理解为寄生虫，会对电路性能造成威胁。不必要，不可避免，但可控制的同时。

让我们以同相运算放大器的典型原理图为例（图a）。检查图b是否带有寄生元素：

带有寄生元件的同相运算放大器的原理图。图片来源：ADI公司

在高速电路中，十分之一皮法拉足以影响电路性能。例如，反相输入端的1pF寄生电容会在频域中引起2dB的峰值。如果大于1pF，则可能导致不稳定和振荡。

反相运算放大器输入端的寄生电容。图片来源：ADI公司

通孔还充当寄生元件。它们同时引入了电容和电感。

过孔会同时引入电容和电感。

通孔的寄生电感由下式给出：

其中T是电介质的厚度，d是通孔的直径，单位为cms。

通孔的寄生电容由下式给出：

其中εr是板材料的相对磁导率，T是板的厚度，D1是围绕通孔的焊盘直径，D2是接地平面上的通孔直径。阅读我们的文章，了解如何选择PCB材料和层压板进行制造。

请记住，电感过孔和寄生电容会形成谐振电路。通孔的自感足够小，以至于这些谐振在GHz范围内，但是电感器串联增加，从而降低了谐振频率。请勿在高速电路的关键走线上放置多个过孔。另一个问题是通孔会在接地平面上形成孔，从而形成接地环路。应该避免它们。最佳的模拟布局必须在PCB的顶层布线所有信号走线。阅读11种最佳的高速PCB布线实践。

减少PCB布局中的寄生电容

电容器会阻挡低频和直流信号，并在电子电路中传递高频信号。电容器传递高频信号的这种特性（电容器放电的速度是它们用来代替速度较慢的电池的另一个原因）是高速电路中杂散电容问题的原因。对于导体而言，杂散电容会引入EMI或噪声，这些噪声或噪声会沿电线和电缆向下传播或传递至附近的相邻走线。通常，消除杂散电容是不可能的。尽管如此，仍有一些有效的方法可以在PCB布局水平上减轻这种影响。

避免并行布线：使用并行布线时，两种金属之间的面积最大，因此它们之间的电容最大。

接线：电源平面被认为是交流接地，其行为与接地平面完全相同。因此，移除电源平面与从导体附近移除接地平面一样重要。这项技术称为Moating。

使用法拉第屏蔽或保护环：法拉第屏蔽用作屏蔽板，并放置在两条走线之间，以最大程度地减少电容效应。

增大相邻走线之间的空间：电容随距离而减小。使用2W或3W规则。

避免过多使用过孔：过孔是连接PCB各个层所必需的。但是它们的过度使用会增加电容。为了减少PTH耦合，最好减少没有连接的层上过孔周围的环形圈。因此，使来自组件（例如BGA）的通孔的数量最少。

仔细分离组件： 仔细分离组件和电线，保护环，电源平面，接地平面，输出和输入之间的屏蔽以及正确连接传输线对于减少不必要的寄生电容至关重要。

使用低介电常数的介电材料： 保持所有其他变量不变，介电材料的较高介电常数会产生较大的杂散电容，而较小的介电常数则会产生较小的杂散电容。

信号层应夹在两个接地平面之间，或者在接地平面或电源平面之间：在4层板上，您可以将电源平面放在底层，并在电源和接地平面之间布线一些敏感的走线。这将防止来自一层信号的EMI引起另一层信号的噪声。

确定正确的层厚度：较薄的层将减小环路面积和寄生电感，但会增加寄生电容。您可以将模拟工具与不同的层堆叠一起使用，以确定正确的层厚度。

阻抗匹配：在高速数字应用中，几条数据线以数十Gbps的速度运行，由于寄生电容和电感而导致阻抗失配。寄生引起的任何失配都会在线路上的某处产生反射，最终增加时序抖动和误码率。传输高速数据的整个信号线的阻抗都应匹配。

使用TDR测量寄生电容

当有几款容易获得的，具有出色分辨率的LCR测量仪可用时，使用时域反射仪（TDR）测量电感或电容有什么意义？答案是TDR支持对电路中存在的器件和结构进行测量。在测量寄生元件时，设备的周围环境可能会影响要测量的数量。对于有效的测量，至关重要的是在电路中存在的设备上进行测量。

TDR测试框图

另外，在测量包含传输线的系统中的设备或结构的影响时，TDR允许对传输线特性和设备特性进行单独的测量，而无需物理上分离电路中的任何东西。让我们解释一下TDR如何测量使用LCR仪表难以测量的数量。 

示例：让我们以一块在接地平面上长且窄的走线的PCB形成一条微带线。在某些时候，走线从PCB的顶部通过通孔一直到底部，依此类推。无论过孔穿过接地层的哪个位置，它都有一个小开口。现在，假设过孔会增加接地电容。在这里，这将是顶部和底部传输线之间接地的离散电容。我们假设传输线的特性，我们需要测量两条传输线之间的接地电容。 

LCR测量仪测量走线到走线结构与地面之间的总电容。但是不可能分别测量通孔电容和走线电容。对于单独的电容测量，将迹线从板上移除。这样，可以测量通孔和地之间的电容。显然，由于不包括走线，因此该电容值不能被认为对模型正确。

另一方面，TDR在PCB走线上发射一个步进波，并观察通过不连续点反射的波形。可以通过对反射波形进行积分和缩放来计算由通孔引起的“过大”电容的数量。该方法为模型提供了正确的电容值。

由于LCR表测量的是通孔的总电容，而TDR的是测量过孔的电容，因此存在两次测量值不匹配的情况。如果过孔的串联电感为零，则其总电容将被视为与其过剩电容相同。由于通孔的串联电感不为零，因此必须考虑通孔的完整模型，包括其串联电感和并联电容。考虑到过孔是电容性的，现在可以通过消除串联电感并仅包括过量电容来代替总电容来简化模型。使用TDR测量的过剩电容是该模型的正确值。首先对走线-走线结构进行建模，以预测通孔对沿走线传播的信号的影响。TDR沿迹线传播输入脉冲以进行测量。这样，TDR可以直接测量未知数量。

不幸的是，不可能完全消除寄生元件。但是，您可以选择一些简单的PCB布局来减少寄生电容效应。选择正确的组件还可以防止由于寄生电容和电感引起的信号问题。准确的设计和制造决策可以控制这些寄生虫。