如何仿真 PCB设计

2021-09-14

如何仿真 PCB设计

每个 PCB 都需要经过一定程度的评估，然后才能投入大批量生产。设计通常会在制造和组装过程中进行电气测试，但有一些机械和电气行为的特殊领域，一旦电路板组装完成，就很难在测试过程中量化。无需测试设计的每个方面，PCB仿真工具可用于在生产前计算电路板中的电气行为。

为什么要使用 PCB仿真工具而不是测试一切？通常情况下，如果不构建专门的测试板和夹具，就很难测试某些电气特性。对于某些设计人员来说，设计的某些方面太昂贵而无法进行测试。例如，在高速传输线路中全面测量信号行为所需的仪器成本可能高达 250,000 美元或更多。仿真工具允许设计人员计算他们可能需要在设计中测量的相同信号行为，并且通常在实际设置中使用直接来自 PCB布局的数据。在本概述中，我们将探讨在 PCB设计软件内部和外部应用程序中构建和运行 PCB仿真所涉及的一些重要点。

前端仿真与评估

PCB仿真始于设计项目的原理图捕获阶段，其中 SPICE 仿真用作电路设计的一部分。SPICE 仿真对于评估系统级电气行为很重要，但作为设计过程的一部分，它们对于电路优化也很有用。带有内置 SPICE 仿真包的原理图捕获软件可以帮助您在执行评估电气行为所需的一些基本仿真时保持高效。

用于前端工程和仿真的 SPICE 包旨在执行一组特定的分析：

直流扫描，其中输入直流电压扫描一系列值，并监视其他节点的电压和电流。

瞬态分析，或时域混合信号模拟；这是基本的时域模拟

AC 扫描或频率扫描，其中 AC 信号的频率随时间变化

参数扫描，其中一组特定的组件参数在一系列值中扫描

零极点分析，其中稳定性条件和瞬态振荡频率可以在单个图形中可视化

一些带有集成 SPICE 引擎的原理图捕获程序可用于更高级的仿真，例如噪声分析和热分析。

大多数设计人员可能熟悉使用 SPICE 来分析基本线性或非线性电路，但它们也可用于检查实际组件，只要该组件有可用的 SPICE 子电路模型。可以根据组件输入的输入-输出关系和逻辑条件为组件定制 SPICE 模型。这些模型可能由组件制造商提供，以便设计人员可以正确模拟组件与其他电路元件的行为。

SPICE 仿真可用于设计过程的多个阶段，以验证重要电路中的电气行为。设置 SPICE 仿真后，它可以在设计过程的不同阶段多次运行。完成 SPICE 模拟后，数据可以显示在图表中，以供进一步检查和分析。在此阶段通常可以识别可能导致信号完整性问题的电气行为，从而提供在继续进行 PCB布局之前修改设计的机会。

这些开关转换器的 SPICE 仿真结果显示了在非连续导通模式下运行时存在毛刺。 

虽然 SPICE 最常用于原理图捕获期间的前端仿真，但其他前端仿真工具（如 IBIS 模型和 Multisim 模型）也可用于仿真电路、组件甚至整个系统。初始设计完成并评估后，可以将其转移到新的 PCB布局中并进一步评估。

PCB叠层设计中的阻抗计算

一旦创建、模拟和评估了一组初始原理图，就可以为裸板创建叠层并确定阻抗。需要准确确定 PCB 叠层中高速网络的阻抗，准确度通常大于 95%。此处的目标是采用您建议的叠层并使用它来确定确保互连具有所需目标阻抗所需的走线宽度。虽然有一些公式可用于确定所需宽度的走线尺寸，但这些公式可能不准确，并且需要更复杂的仿真来确定不同信号层上的单端走线和差分对的阻抗。

高级 PCB 叠层计算器将使用边界元方法计算或方法矩计算来确定特定频率下走线的阻抗。这些数值计算使确定特定阻抗所需走线宽度的过程自动化；大多数计算器强制您使用 IPC-2141 中的过时公式，或者它们要求您手动迭代走线宽度值，直到您碰巧达到目标阻抗值。

可以使用内置于最佳 PCB 层堆栈编辑器实用程序中的数值技术来计算走线宽度。

您的叠加编辑器需要使用一些重要参数来确定高频阻抗：

铜粗糙度：此参数特定于制造工艺，它将有效增加走线中的趋肤效应阻抗。

介电色散：该参数告诉您光速和损耗在 PCB 基板中的变化情况。

PCB设计工具中最好的 PCB 阻抗计算器实用程序将包括这些影响，以便可以非常准确地确定阻抗。一旦确定了具有目标阻抗（通常为 50 欧姆）的特定网络所需的走线宽度，就可以将其设置为 PCB 布线实用程序中的设计规则。

PCB布局和布线期间的模拟

一旦完成组件放置并准备好布线设计，如果在布局阶段未评估设计，则可能会出现信号完整性问题。尽管您可能会遵循最佳布线实践，但布局决定或布线决定仍有可能导致一些未预料到的信号完整性问题。这些潜在问题需要在布线阶段而不是在设计完成时识别和纠正。等到设计完成才运行信号完整性仿真会产生需要执行大量重新布线的风险，但这可以通过在 PCB布局中进行一些基于设计规则的简单仿真来避免。

最好的 PCB布局和布线软件将包括一个信号完整性引擎，允许您在布线时检查信号中的过冲和下冲，而不是在设计结束时使用更高级的场解算器。这很重要，因为实际布局的许多方面都会影响信号行为，即寄生效应和无端接，无法在 SPICE 仿真中量化。最好的布线工具允许您将信号完整性要求定义为布线工具的一部分，并且您的设计软件可以在您创建 PCB布局时自动检查一致性。

信号完整性模拟可用于在路由阶段识别组上不需要的毛刺（过冲/下冲）。

在布局阶段要在 PCB仿真中检查的其他一些重要仿真指标是反射和串扰。这两者都可以使用 PCB 编辑器中的轻量级 2D 求解器进行评估，结果可以在时域中的图形上进行可视化。这些功能非常适合快速识别关键网络上的干扰（串扰模拟）或快速确定互连中的端接需求。也出现在 PCB布局仿真中的 SPICE 的一项重要功能是能够使用参数扫描来迭代可能的终端值。这些结果可以显示在一系列重叠曲线上以进行比较。

仿真结果显示了各种终端电阻如何影响高速信号的上升时间、延迟、过冲和下冲。

在清理设计并确保信号行为满足性能指标后，应执行布局后仿真以识别 PCB布局中的系统级设计缺陷。

布局后模拟

一旦 PCB布局完成，就可以使用布局后模拟再次验证设计。这些模拟在完成的 PCB布局内运行，以确保完成的设计与原始评估指标相匹配。这可以像重新运行之前在布局和布线中使用的一组模拟一样简单，而额外的模拟可用于量化潜在的热和直流电源问题。完全评估设计可能需要其他布局后模拟，但这些可以通过场求解器应用程序解决（见下文）。

在布局后评估的一些重要指标是信号完整性指标，如果您使用正确的 PCB设计软件，这些指标会编码在您的设计规则和布线工具中。作为最终设计规则检查的一部分，可以最后一次扫描设计以确保在完成布局的最后冲刺期间不会产生信号完整性问题（特别是过冲/下冲）。还应使用关键网络进行波形仿真，以确保设计在阻抗控制网络上具有低串扰和最小反射。

应在完成的 PCB布局中执行的一项简单但重要的仿真是设计 PDN 中的直流电源完整性分析。直流电源完整性侧重于确保在整个设计中提供无电阻损耗的电源。过多的电阻损耗会导致高散热，因此可以针对注意到高电流密度和电压降的设计区域进行更改。典型的解决方案是增加更多的铜，要么加厚铜箔，要么增加多边形和走线的宽度。

PCB布局的直流电源完整性结果。

上图中显示的热图显示了电路板上电源网络中的电流密度分布。这些网络承载不同级别的电流密度，高电流区域可能表示布局中可能产生高热量的区域。在将设计送交最终评估和验收之前，可能需要修改这些区域。这种类型的模拟和其他类型的模拟允许在 PCB布局中快速识别和修复任何这些遗留问题。

更高级的 PCB 模拟

上面概述的模拟任务都可以在您的 PCB设计软件中进行。这些任务都涉及确保设计可以在完成之前最大程度地进行评估和认证。目标是确保在提交设计以供签核之前发现任何错误，尤其是在将设计投入生产之前。

尽管在生产前完全模拟设计是理想的，但设计中的某些点取决于整个系统的构造，并且在设计完成之前无法模拟它们。一些最突出的例子包括电源完整性、EMI/EMC、机械可靠性和热管理。这些设计性能领域需要使用称为场求解器的更高级应用程序进行模拟，该应用程序可以求解控制这些物理现象的微分方程。在复杂系统中，多个物理现象相互关联，需要作为多物理场问题一起模拟。先进的 PCB设计软件将包括允许将设计导入这些更先进的仿真应用程序的实用程序，以便可以评估和量化系统级物理现象。

可以使用场解算器应用程序运行的一些重要模拟包括：

整个 PCB布局中的寄生提取

考虑寄生效应的网络参数模拟

近场和远场 EMI 仿真

PCB布局中的热量产生和传输，包括进入外壳

CFD 模拟计算和可视化整个 PCB 及其外壳的气流

针对特定组件和互连的机械振动和疲劳模拟。

示例电热联合仿真结果。这些热图显示了在 DC 操作期间 PCB 中的温度和电流密度如何收敛到稳定状态。

最好的场解算器应用程序将使用您可以从 PCB设计工具导出的 PCB布局的真实模型。