电路设计串行接口对整体FPGA性能和功能的重要性

2020-09-25

在电子和高速通信领域，将串行数据转换为并行数据的能力对于整体功能至关重要。在高速接口的情况下，有一种专门为此类任务设计的设备，称为串行器解串器（SerDes）。那么，FPGA中的SerDes可以提供什么功能？

SerDes是用于高速通信的集成电路或设备，可在任一方向上在串行数据和并行接口之间转换。使用SerDes的各种应用程序和技术的主要目的是通过最小化输入/输出引脚和连接的数量来通过差分或单线提供数据传输。

在功能方面，SerDes芯片可在串行流上使用并行数据的两点之间进行传输，从而减少了数据传输所需的数据路径数量。这样减少了所需的连接引脚数量，从而使电线和连接器小而细。此外，发送方处理并行数据到串行数据的转换，而接收方执行相反的功能。

总之，SerDes芯片将并行数据转换为串行数据，以便它可以通过通常不支持并行数据的介质传输。SerDes在需要保留带宽的情况下会很有帮助。

什么是FPGA？

现场可编程门阵列（FPGA）是一种可以进行编程和重新编程以在任何时间点执行众多功能的芯片。

此外，成千上万个称为逻辑块的单元组成一个芯片，这些块通过可编程互连链接。FPGA的电路是通过连接几个可配置的模块构成的，并且具有严格的内部结构。FPGA本质上是ASIC的可编程版本。

总体而言，FPGA提供了通用功能，可以根据您的规范进行编程。但是，就像生活中的大多数事情一样，FPGA的多功能性也会产生副作用。在这种情况下，这种通用性是以价格增加，内部延迟增加和模拟功能受限为代价的。

FPGA的应用

以下是电子领域中FPGA的一些应用：

视频监控

可编程逻辑器件

马达控制

设备控制器

通信过滤和编码

整个大型硬件系统（互连的FPGA）的仿真

电脑

FPGA中的SerDes

使用FPGA，数据的传输和接收均使用SerDes。FPGA与高速SerDes技术的融合将电子领域引入了SerDes增强型FPGA。它们的出现为需要多千兆位数据链路的应用（例如，跨PCB（电缆或背板）的应用）提供了经济高效的ASIC替代品。

由于成本效益和低功耗设备的增加，这种特殊类型的可编程设备正日益促进设计变更。总体而言，FPGA不断发展，从最初的发展成为门控和路由的集合，直至我们现在所看到的-管理从AI到通信的任务。

与图形处理单元一样，FPGA从一开始就经历了巨大的变化，它利用了解决方案空间的更加集中的视角。像大多数电子设备一样，FPGA从单芯片开始。尽管就晶体管而言，它们的尺寸有所增加，但它们的架构基础也在不断发展。

SerDes如何在FPGA中工作？

在有线通信方面，有两种类型：并行和串行。当我们指并行时，我们指的是PCI和LPT等，而当我们指串行通信时，则指的是USB，HDMI或Lightning电缆。

典型地，并行通信使用更多的引脚，更少的功率，有限的速度，低带宽，并且总的来说不那么复杂。相反，串行通信使用较少的引脚，速度更快，具有更高的带宽，使用更多的功率，更复杂，并且为将来和现在做好了准备。

可以想象，并行通信与串行通信是不同类型应用程序的理想选择，两者都有其优点/缺点。使用并行传输更多数据时，您有两个常规选项：选项一是使用其他路径，选项二是提高时钟速度。总而言之，在使用并行时尝试增加正在传输的数据存在三个主要问题。

沟通方式续

这些主要问题之一是时钟偏斜。时钟偏斜是在数字电路系统（同步）中发生的，其中相同的源时钟信号在不同的时间到达不同的组件。任何两个时钟的读数之间的差异称为偏差。随着时钟速度的增加，偏斜的问题更加明显和成问题。

增加传输数据量时需要特别注意的另一个问题是导线长度。有两个因素值得关注：首先，导线长度至关重要，经验法则是在1ns（1Ghz = 1ns的周期）内单脚传播。其次，由于这个原因，长度的物理性质至关重要，因为如果两条线不精确，它将导致数据到达不同的时间。这会导致传输功能丧失（不可恢复的数据）。

为了提供更多数量的数据传输而不会产生时钟偏斜，我们使用串行传输方法。串行通信利用嵌入在数据中的时钟，这意味着发送器将时钟和数据一起编码。接收器分别提取时钟和数据。如您所知，我们利用时钟对数据进行采样。

FPGA中的串行传输

使用串行传输时，有三个重点领域：

时钟编码方案

渠道优化

FPGA的输出和输入阶段

时钟编码方案

时钟编码方案的功能是保证数据转换。例如，全0的长数据需要转换（即，它需要一种编码方案）。编码方案示例包括：

曼彻斯特

HDLC（高级数据链接控制）

8B / 10B（目前最受欢迎）

由于8B / 10B最受欢迎，因此我们将对其进行详细讨论。顾名思义，8B / 10B接收8位数据并将其转换为10位数据。尽管这对您的可用带宽造成了25％的损失，但这是一个值得权衡的问题。这里的权衡是，它将保证您的线路的DC（直流）平衡（运行差异）。这种权衡的另一个方面是，它可以确保接收器上CDR（时钟数据恢复）的转换。

8B / 10B编码方案不仅最受欢迎，而且非常普遍。我们发现它可用于DVI，显示端口，以太网，火线，HDMI，PCIe，SATA和USB。

渠道优化

通道优化是指电缆接口本身。在数据传输方面，有两种类型：

单面的

微分

所有高速数据都是差分的，并且需要一个额外的引脚，但是这样做是值得的。此处的折衷方案可提高速度并延长电缆长度。此外，在解决频道优化问题时，还需要考虑一些因素。它们包括：

电缆施工质量

电缆中铜线的电阻，电容和电感

我们通过利用ISI（符号间干扰）图（也称为视力表）来测量信道质量。

FPGA输出输入级优化

FPGA由对整体功能至关重要的输出和输入阶段组成。这些阶段负责加重前和加重。预加重是传输前视频或音频信号线（LVDS 0.35V）的短暂过驱动。这样可以加快转换速度并提高性能。

注意：LVDS是低压差分信号。

串行通讯和FPGA

FPGA是串行通信的理想选择，因为它们速度快且内置了SerDes模块。SerDes对FPGA功能的重要性至关重要。带有内置SerDes模块的FPGA使它们非常适合军事应用，网络，高速Tx和Rx以及监视的雷达系统。

与FPGA理想的情况相比，在FPGA中使用内置的SerDes可以提高性能，功能并提供更多的应用程序。最后，FPGA中的SerDes还最大程度地减少了输入/输出引脚和连接的数量，同时通过差分或单线提供数据传输。