上海韬放电子,专业的电子产品方案公司联系电话:18217114652

中文

您当前的位置:
首页>
电子资讯>
技术专题>
高速PCB设计技术

技术专题

高速PCB设计技术


高速电路设计中的信号

1.简介

高速数字电路的需求逐年增加,对可靠高速PCB的需求也在逐年增加。数字PCB电路紧凑地装有微处理器,电源和许多其他组件,它们的工作频率容易超过1 GHz。这些系统每秒能够管理数十亿次操作。此设置的性能取决于设计阶段的工作,以优化由于高速操作而可能出现的任何问题。高速PCB系统中的典型问题包括阻抗不连续,信号反射,EMI和噪声产生。本文重点讨论此类问题以及在高速PCB设计中应避免的问题。

2.高速PCB的应用

高速PCB是计算机,智能手机等计算设备的核心。这些设备本质上很复杂。因此,期望PCB坚固且可靠。高速电路的应用在通信,航空航天和物联网领域不断增长。考虑到应用程序的重要性,在设计高速电路的电路板布局时,必须了解必须遵循的注意事项。典型的高速系统结合了HDMIPCI ExpressUSBSATA等技术。借助这些技术,设计人员将可以应对高速设计的限制。

3.设计注意事项

以下内容被认为是设计高速PCB以便在低功耗环境中实现高速运行的首先选择技术。

时钟选择和优化

最小化来自电网的车载噪声

最小化信号走线之间的串扰

减少信号反射

针对EMI形式环境和自耦合优化系统

正确的阻抗匹配和线路端接

平面图包装所有组件

4.板材的选择

板材料的选择取决于材料的介电常数和损耗角正切。损耗角正切是当电磁波穿过材料时从材料中损失的能量。损耗角正切值越高,能量损耗越大。材料的介电常数为

ε - [R =ε/ε 0

其中ε - [R是介电常数,ε Ö是自由空间中(法拉/米)的介电常数ε为在(法拉/米)的材料的介电常数。ε ø值约为8.85×10 -12每米(F / m)的法拉。介电常数决定了材料提供的阻抗,并且信号可以在介电常数较低的材料中更快地传播。PCB设计中使用的典型介电材料是FR4。它的介电常数介于4.14.5之间,损耗正切值为0.019 @ 1MHz

4.1。微带设计

单个接地平面上的信号走线的行为类似于微尖线布局,而两个接地平面之间的信号走线则充当带状线布局。微带线的特性阻抗由下式给出为了获得相同的阻抗值,带状线布局中的电介质跨度必须比微带状布局更大,因此,带状线往往比微带状布局更厚。

4.2。地平面设计

PCB中的接地层有助于屏蔽,散热,通用参考电压并减少杂散电容。电路中的电流在低阻抗路径中趋于降低。在非常高的频率下,快速上升的信号边沿耦合到接地层,从而在接地层中产生电流尖峰。该电流尖峰会损坏PCB的模拟性能。随着输入杂散电容的增加,下面的地平面的存在会影响更多的高速运算放大器。为避免这些情况,数字设备,模拟设备和接地层之间应保持适当的距离。不太敏感的电镀金属可以用作接地层。

5.电源和时钟设计

电源是PCB电路中板载低频噪声的重要来源。通过使用并联电容器将电源层连接到接地层,可以确保高速系统中的电源完整性。不同值的并联电容器可确保在很宽的频率范围内具有较低的交流阻抗。数字和模拟设备应使用单独的电源层,以很大程度地减少噪声耦合。

时钟选择对于确保PCB布局上的所有信号都相对于时钟信号在正确的时间到达非常重要。时钟不正确可能会导致上升沿检测或下降沿检测问题。这将导致数据损坏。时钟速度决定了整个系统的速度。

通过穿过连接线和导线的寄生电感,寄生电阻和寄生电容,平面规划和装箱对噪声,通信延迟,边沿速率和频率响应具有重大影响。芯片设计,封装设计和板级设计应与原理图设计一起完成。可以在物理部署之前使用软件仿真对电路进行平面布置。从一开始就指定组件的位置和信号路由,有助于设计人员确保设计能够按预期的方式工作。这降低了成本和返工时间,从而减少了产品的周期时间。

6.信号完整性

PCB由各种频率不同的信号组成,包括模拟和数字。这些信号对噪声和耦合敏感。在布线,屏蔽和阻抗匹配方面必须格外小心,以确保信号完整性。

6.1。路由

下面列出了路由过程中要遵循的某些准则

高频时钟走线应尽可能平直。在需要弯曲的情况下,弧形弯曲比直角弯曲更可取,以避免由于不连续而造成的信号损失。

终止时钟信号,这将有助于很大程度地减少反射。

敏感的信号走线需要高度隔离,因此应在单独的层上布线。

带状线的长时间平行运行减少了同一板上信号走线的近距离。这将减少电感耦合。

避免使用多个通孔,因为它们会引起阻抗不匹配并增加电感。

6.2。阻抗匹配

发射器和接收器之间的阻抗匹配将直接影响信号的完整性。线路匹配不当会产生信号反射和信号损失。源阻抗(ZS)必须等于走线阻抗(Zo)和负载阻抗(ZL)。正确终止传输线可确保匹配和信号完整性。

7. EMI优化

影响设备的EMI可能是由于自身耦合或与周围其他电子设备相互耦合造成的。可以使用某些技术在高速电路中优化EMI

7.1。匹配和路由

未匹配或未终止的信号迹线会引起反射。这导致信号回铃到源。这是一种自EMI。正确匹配可确保消除信号振铃。正确的布线还可以降低自耦合EMI

7.2EMI滤波器和屏蔽

PCB中的屏蔽使用细长的接地层完成。接地平面导电表面上的集肤效应降低了外部EMI,从而导致电路中的信号干扰。EMI滤波器用于滤除环境EMI噪声并将其耦合到地面。一个简单的去耦电容器设置可以用作EMI滤波器。

8.结论

在高速PCB设计中,必须在开始物理布局过程之前计划所有事情。良好的原理图是良好布局的基础。电源位置,路由,信号完整性,阻抗匹配等因素是PCB设计期间需要解决的重要考虑因素。较高的效率的设计和实现将增强PCB的可靠性和坚固性。

 

请输入搜索关键字

确定