24小时联系电话:18217114652、13661815404

中文

您当前的位置:
首页>
电子资讯>
技术专题>
什么是高速设计?

技术专题

什么是高速设计?


什么是高速设计?

大多数 PCB 被认为存在某种类型的信号完整性问题的风险,这些问题通常与高速数字设计相关。高速 PCB 设计和布局侧重于创建不易受信号完整性、电源完整性和 EMI/EMC 问题影响的电路板设计。虽然没有任何设计是完全没有这些问题的,但这些问题可以减少到不明显的程度,并且不会在最终产品中造成性能问题。

创建原理图并准备过渡到电路板布局后,您需要利用 PCB 设计工具中的特定功能来进行正确的布局和布线。在您的 PCB 设计软件中,您将有机会在层堆叠中准备电源和接地平面布置,计算走线的阻抗分布,并查看堆叠的 PCB 材料选项。高速设计的大多数方面都围绕 PCB 叠层设计和布线以确保信号和电源完整性,而正确的 ECAD 软件可以帮助确保在这些领域取得成功。

高速设计特指使用高速数字信号在组件之间传递数据的系统。高速数字设计和具有较慢数字协议的简单电路板之间的分界线是模糊的。用于将特定系统表示为高速的通用指标是系统中使用的数字信号的边沿速率(或上升时间)。大多数数字设计同时使用高速(快边缘速率)和低速(慢边缘速率)数字协议。在当今嵌入式计算和物联网时代,大多数高速 PCB 都具有用于无线通信和网络的 RF 前端。

尽管所有设计都从原理图开始,但高速 PCB 设计的主要部分集中在互连设计、PCB 叠层设计和布线上。如果您在前两个领域取得成功,那么您很可能会在第三个领域取得成功。阅读以下部分,了解如何开始高速设计以及 PCB 设计软件的重要作用。

规划您的 PCB 堆叠和阻抗

您为高速电路板创建的 PCB 叠层将决定阻抗,以及布线的难易程度。所有 PCB 叠层都包括一组专用于高速信号、电源和接地层的层,在叠层中分配层时需要考虑以下几点:

电路板尺寸和网络数量:电路板有多大以及您需要在 PCB 布局中布线多少个网络。物理上较大的电路板可能有足够的空间,让您无需使用多个信号层即可在整个 PCB 布局中布线。

布线密度:在网络数量较多且电路板尺寸受限于小区域的情况下,您可能没有足够的空间在表层周围进行布线。因此,当走线靠得更近时,您将需要更多的内部信号层。去一个更小的 

接口数量:有时,根据总线的宽度(串联与并联)和电路板尺寸,每层只布线一个或两个接口是一个很好的策略。将高速数字接口中的所有信号保持在同一层上,确保所有信号都能看到一致的阻抗和偏斜。

低速和射频信号:您的数字设计中是否会出现任何低速数字或射频信号?如果是这样,这些可能会占用可用于高速总线或组件的表层空间,并且可能需要额外的内层。

电源完整性:电源完整性的基石之一是为大型 IC 所需的每个电压电平使用大型电源层和接地层。这些应该放置在相邻层上,以帮助确保有高平面电容,以通过去耦电容器支持稳定的电源。

PCB 材料选项、层数和厚度

在设计您的 PCB 叠层之前,请考虑在您的设计中容纳所有数字信号所需的层数。有多种方法可以确定这一点,但这些方法依赖于一些数学计算和一些过去在高速电路板设计方面的经验。除了上面列出的考虑层数的要点之外,具有 BGA/LGA 占位面积的大型高速 IC 可以决定所需的电路板尺寸。在进行 BGA 扇出时,通常每个信号层可以放置 2 行,并确保在构建叠层时在层数中包括电源层和接地层。

FPGA 上的 BGA 扇出具有大多边形,用于在高速设计中供电。

FR4 级材料通常可以用于高速数字设计,只要组件之间的路线不太长。如果路由确实变得太长,那么您的高速信道中将有太多的损耗,并且信道接收端的组件可能无法恢复信号。选择材料时要考虑的主要材料属性是PCB 层压板的损耗角正切。通道几何形状也将决定损耗,但通常选择损耗角正切较低的 FR4 层压板是在较小的电路板上开始的好地方。

如果您的线路太长,则可能需要更专业的材料作为高速信号的基材。基于 PTFE 的层压板、散布玻璃层压板或其他专用材料系统是支持较大高速数字板的理想选择,其中布线很长且需要低插入损耗。用于小型高速 PCB 的入门级高 Tg 层压材料的良好组合是 370HR。对于较大的电路板,像 Megtron Duroid 层压板是不错的选择。在继续之前,请与您的制造商核对以确保您的材料选择和建议的叠层是可制造的。

阻抗控制

只有在您创建了建议的叠层并与您的制造厂进行验证后,才能确定阻抗。制造商可能会建议对 PCB 叠层进行修改,例如替代 PCB 材料选项或层厚度。一旦您在将要使用的叠层上获得许可并最终确定层厚度,您就可以开始计算阻抗值。

通常使用公式或带有场求解器工具的计算器来计算阻抗。设计中所需的阻抗将决定传输线的尺寸以及与附近电源或接地层的距离。可以使用以下一些工具确定传输线宽度:

IPC-2141 Waddell 的公式:这些公式为阻抗估计提供了一个起点,它们在较低频率下产生准确的结果。 

2D/3D 场求解器实用程序:场求解器用于在您为高速板定义的传输线几何中求解麦克斯韦方程组。 

使用带有场解算器的层堆栈管理器将为您提供最准确的结果,同时考虑到铜的粗糙度、蚀刻、不对称线排列和差分对。计算出走线的阻抗曲线后,需要在布线工具中将其设置为设计规则,以确保走线具有所需的阻抗。

高速板中传输线设计的阻抗计算。Altium Designer 中的层堆栈管理器包括一个阻抗计算器,用于计算铜粗糙度。

大多数高速信号协议(例如 PCIe 或以太网)使用差分对路由,因此您需要通过计算走线宽度和间距来设计特定的差分阻抗。场求解器工具是计算任何几何形状(微带、带状线或共面)差分阻抗的最佳工具。场求解器实用程序的另一个重要结果是传播延迟,它将在高速布线期间用于强制长度调整。

对高速 PCB 进行布局规划

对于在高速 PCB 布局中应放置组件的位置,没有特定的规则或标准。通常,将最大的中央处理器 IC 放置在电路板中心附近是个好主意,因为它通常需要以某种方式与电路板上的所有其他组件连接。与中央处理器直接连接的较小 IC 可以放置在中央 IC 周围,以便组件之间的布线可以保持短而直接。然后可以在电路板周围放置外围设备以提供所需的功能。

当主控制器 IC 放置在电路板中心附近,而其他高速外围设备放置在其周围时,高速布局效果最佳。这就是主板在主板中央放置一个大型处理器的原因之一。Altium Designer 中的 MiniPC 项目将其 PCIeDDR4USB 3.0 和以太网外设放置在中央 FPGA SoC 周围,因此布线更加容易。

放置元件后,您可以设置设计工具以帮助您开始设计布线。这是高速电路板设计的一个敏感部分,因为不正确的布线会破坏信号完整性。但是,如果前面的步骤正确完成,则信号完整性更容易实现。您应该在 PCB 设计规则中设置阻抗曲线,以便设计中的任何布线都以正确的宽度、间隙和间距放置,以在布线期间保持受控的阻抗。

路由、信号完整性和电源完整性

信号完整性始于设计电路板中的特定阻抗值并在布局和布线期间保持该值。确保信号完整性的其他一些策略包括:

旨在缩短组件之间的路径以确保高速信号

尽量减少通过过孔的布线,理想情况下只使用两个进出内部层的过孔

通过背钻消除超高速线路(例如 10G+ 以太网)上的存根

注意是否需要任何终端电阻以防止信号反射;查看数据表以查看是否存在片上端接

咨询您的制造商,了解哪些材料和工艺可以帮助您避免纤维编织效果

使用粗略的串扰计算或模拟来确定电路板布局中网络之间的适当间距

保留需要长度匹配的总线和网络的列表,以便可以应用调整结构来消除偏斜

这些重要点可以编码为布线工具的设计规则,这将有助于确保您符合高速设计的最佳实践。

高速 PCB 布线

您在高速设计项目中设置的设计规则将确保您在设计布线时满足阻抗、间距和长度目标。此外,差分对布线中的重要规则可以在您的布线中强制执行,特别是最小化长度不匹配以防止走线之间的歪斜和强制间距以确保满足差分阻抗目标。最好的布线工具将允许您将走线几何限制编码为设计规则,从而确保性能。

跨并行总线和差分对中的迹线之间使用长度调谐,以确保时间延迟匹配并消除接收器处看到的信号之间的偏差。

高速 PCB 布线中最重要的一点之一是在走线附近放置接地层。叠层应构造为在与阻抗控制信号相邻的层中具有接地层,以便保持一致的阻抗并在 PCB 布局中定义清晰的返回路径。走线不应穿过接地层的间隙或分裂,以避免产生 EMI 问题的阻抗不连续性。地平面放置不仅限于确保信号完整性,它还在电源完整性和确保稳定供电方面发挥作用。

电源完整性

确保向高速组件稳定供电在 PCB 设计中至关重要,因为电源完整性问题通常会伪装成信号完整性问题。它们还会从互连和总线中产生不必要的辐射,因为瞬态会产生强烈的振荡并产生强烈的辐射。为确保稳定的功率传输,请使用具有一系列自谐振的去耦电容器组,以确保设计在尽可能宽的带宽内具有低阻抗。在相邻层上使用电源和接地平面对可提供额外的电容,以帮助保持低 PDN 阻抗。

用于高速设计和布局的高级工具

最好的高速 PCB 设计软件会将所有这些功能整合到一个应用程序中,而不是强迫您使用单独的工作流程来克服不同的设计挑战。高速 PCB 设计人员必须在前端执行大量工作以确保信号完整性、电源完整性和电磁兼容性,但正确的高速布局工具可以帮助您按照设计规则实施结果,以确保设计按预期执行。

更先进的 PCB 设计软件将与仿真应用程序交互,帮助您执行行业标准分析。一些仿真程序专门用于评估新设计中的信号完整性和电源完整性,以及检查 PCB 布局中的 EMI。仿真在高速设计中非常有用,因为它们可以帮助用户在将设计投入制造之前查明特定的 SI/PI/EMI 问题。一些示例包括返回路径跟踪、定位走线中的阻抗不连续点以及去耦电容器的理想放置以防止 EMI

使用最好的高速设计软件完成您的物理布局。

当您需要构建先进的高速数字系统同时确保保持信号完整性和电源完整性时,请使用基于规则驱动设计引擎的最佳高速设计和布局工具集。无论您需要布局密集的单板计算机还是复杂的混合信号 PCB,最好的 PCB 布局工具都将帮助您在创建高速 PCB 布局时保持灵活性。

请输入搜索关键字

确定