24小时联系电话:18217114652、13661815404

中文

您当前的位置:
首页>
电子资讯>
技术专题>
PCB设计单端和差分信...

技术专题

PCB设计单端和差分信号


有时,在区分为信号之间的区分似乎是任意的,并且可能取决于您询问的人。一个相关的主题是PCB走线在电气上是还是,您可能会在该主题上发现同样多的分歧。无论您需要在PCB中路由慢速信号还是快速信号,您的走线都需要遵循一些PCB布线规则,以确保您的电路板按预期工作。

开始在组件之间路由信号之前,您需要查看您的设计规则,并将其调整为符合信号标准。在开始围绕PCB布线信号之前,需要设置以下重要的PCB布线规则。

单端信号的PCB布线规则

关于PCB布线规则,最需要注意的一点是,布线标准不一定将自己定义为低速高速。这种区别在很大程度上是由PCB设计人员创建和延续的,并且很大程度上是由于信号上升时间变得非常快(小于1 ns)时出现的信号完整性问题而引起的。因此,在设置设计规则时,了解信号标准中的约束更为重要,无论您要处理慢还是快的信号速度。

查找所需设计规则的第一个地方是信令标准的文档。大多数标准的文档可在线免费获得。随着创建更多设计,您将更加熟悉这些标准,并且知道在设计中设置哪些规则。适用于单端信号许多标准的一些最常见的PCB布线规则是:

匹配的长度。对于总线标准或带有源同步时钟的并行数据路由,您需要在一定容差范围内对一组中的所有网络强制执行长度匹配。在路由时,这是通过向网络添加长度调整结构来完成的。 

通过过渡。一些标准建议限制通孔过渡的数量,以防止过多的损耗,反射和其他寄生效应。 

最大长度。有时会为给定的损耗正切值指定网的最大长度,以防止信号过度衰减。如果您使用的是低损耗层压板,则可以根据损耗角正切值的差异来延长长度。 

间隙。迹线需要与不属于网络的其他对象(焊盘,组件,平面等)保持分开。这样可确保可制造性,减少不必要的寄生现象,并在高压设计中提供ESD保护。

宽度和阻抗。这两个量相互关联,用于高速设计中的受控阻抗。了解如何将阻抗和走线宽度指定为PCB布线规则。 

如果您需要为一组网络分配相同的PCB布线规则(对于单端信号组非常常见),最快的方法是将一组中的所有网络分配给一个网络类别。您可以从“ PCB编辑器窗口中的设计”→“选项。将网络分配给类别后,可以使用PCB规则和约束编辑器将设计规则分配给单个网络或网络类别。

其他可能不适用于特定信令标准的PCB布线规则也用于帮助确保您的设计井井有条。路由拓扑和路由层限制是两个主要的示例。对于更高级的设计,例如具有BGA占用空间的组件,您可以使用设计规则来配置扇出策略。处理差分对需要一组自己的设计规则,如下一节所示。

差分对路由规则

差分对是唯一的,因为可以将慢速和快速信号作为差分对进行路由。无论信号是快还是慢,差分对仍然需要遵守一些通常针对单端信号实施的设计规则。差分对要考虑的四个重要设计规则是:

阻抗公差。即使您路由的长度小于临界长度,也最好咬一下子弹,为差分对创建阻抗曲线,除非您的信令标准另有规定。其他几何约束将取决于沿差分对的允许阻抗变化。 

最大解耦长度。这告诉您最长的距离是差分对的两侧可以保持不耦合(即,相隔较大的距离)。这很重要,因为未耦合部分看起来像阻抗不连续,因此它必须足够短。 

长度匹配。请记住,差分信号是通过获取两个信号之间的差来读取的,因此这两个信号需要同时到达接收器。更快的信号需要更小的长度匹配容差。 

最大净长度。就像单端信号一样,差分信令标准可能具有最大长度限制。以CAN总线为例;即使这是慢速标准,最大链接长度(PCB迹线+电缆)也将取决于您将在系统中使用的数据速率。 

如果您使用的是高速差分对,则上面讨论的任何其他标准高速设计规则都可以应用于差分对。注意,最简单的方法是将相关的差分对分配给差分对网络类别,然后选择将由每个设计规则控制的类别。

如果在对象匹配的地方下拉菜单中未将设计规则配置为接受差分对网络类,则可以使用查询生成器创建自定义查询。如下所示,用于为差分对网络类分配最大长度(在PCB规则和约束编辑器的高速区域中找到)。

 

请输入搜索关键字

确定