24小时联系电话:18217114652、13661815404
中文
行业资讯
顺序电路和组合电路的区别
顺序电路和组合电路的区别
数字逻辑电路大致分为组合逻辑电路和时序逻辑电路。组合电路执行不需要内存来存储数据的任务——它们的操作与时间无关。任何时刻的输出都由当前的输入决定。组合逻辑的分析非常简单:它涉及真值表、逻辑表达式的评估,最后是电路图。
而时序逻辑电路同时具有存储元件和组合逻辑电路。它们的操作取决于时间。系统的行为由输入、输出和内存状态决定。时序电路分析涉及的步骤包括状态表、状态图、触发器方程的评估以及最后的电路图。
组合逻辑电路
这些系统在任何时刻的输出都完全取决于其输入的当前状态。这些电路独立于输入的历史,因此不需要存储元件(通常是触发器)。此外,它们的输出独立于先前的输出。
组合电路执行特定操作,完全由真值表或逻辑表达式(布尔表达式)或逻辑电路确定。这些是数字系统的简单构建块,采用基本逻辑门(AND、NAND、OR、NOR)。
下面是一个半加器电路。它是一个基本的组合电路。没有反馈路径,也没有记忆元件。
下面是系统的框图。根据要执行的操作,它可以有任意数量的输入和输出。从框图可以得出以下几点。
输出函数可以数学表示如下。
在哪里,
Y 1 , Y 2 …Y m是输出函数。
X 1 , X 2 …X m是输入函数。
框图显示了一组输入和输出。这些输入由无记忆逻辑网络处理。
只要输入存在,输出就存在。
电路的速度取决于各个门的传播延迟。两个门之间存在固有延迟。
状态转换不需要时钟。
没有反馈路径。
它们没有时序电路复杂。
设计过程
陈述问题
识别输入和输出并确定所需的输入和输出数量
为每个输入和输出分配一个唯一变量
制定真值表
借助布尔代数/K-map 简化 SOP/POS 表达式
在逻辑门的帮助下实现每个表达式
示例:设计一个 2 位全加器电路
第一步:设计一个全加器。全加器电路一次加两位。这两位被添加到前一个有效位置的进位。
第 2 步:希望设计一个 2 位全加器。这个全加器电路也必须能够添加进位输入。因此,有三个输入和两个输出。第一个输出是总和,另一个是“执行”。
两个输入名为 A 和 B。
还有第三个输入进位输入 (C in )。有两个输出总和 (S) 和执行 (C out )。
第四步:真值表如下。
一个 |
乙 |
中_ |
总和 (S) |
进位(C出) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
第 5 步:在真值表的帮助下生成 K-map。借助 K-map 得到简化的全加器方程。
第 6 步:
顺序逻辑电路
顾名思义,这些是顺序电路。这些系统的输出在任何时刻都取决于输入的当前状态以及系统的先前输入。由于它们依赖于系统的先前状态,因此至少有一个内存元件(触发器)可以在其中存储二进制信息。时序电路的状态是在给定时间存储在存储器中的信息。它们的输出是当前输入和存储元件当前状态的函数。要构建时序电路,必须有一个存储单元,它有助于保留信息。存储的信息是输出的历史记录,可以在需要时调用。人字拖是存储的基本构建块。有许多具有不同特性的不同触发器。
有两种不同类型的时序电路,同步(所有存储元件都有时钟)和异步(那些不使用时钟进行操作的时序电路)。大多数数字系统都基于同步电路,因为时钟电路的设计和操作比非时钟时序电路相对容易。
下面是时序电路的一个简单示例。输入和输出之间存在反馈路径。
框图
该框图显示了相同的组合逻辑电路块以及存储元件。很明显,记忆在确定任何给定输入的输出方面也发挥着作用。
下一个状态方程是输入和当前状态的函数,给出为。
输出是输入和当前状态的函数。
在某些情况下,输出只是当前状态的函数。在这种情况下,
在这两种情况下,输出都与当前状态相关联。
从框图可以得出以下几点:
有一组输入 (X 1 , X 2 …X n ) 和一组输出 (Y 1 , Y 2 …Y n )。输入由组合电路处理并存储在存储元件中。
输出是对输入的反馈,并且与当前输入一起参与下一个状态输出。
电路的状态是指存储在存储元件中的数据。
时序电路中使用的存储元件称为触发器。触发器是一种能够存储 1 或 0 的二进制存储器(它只存储一位)。
触发器从组合电路以及以固定时间间隔出现的脉冲形式的时钟信号(时钟用于同步时序电路)接收输入。
这些电路设计复杂,操作困难。
设计过程
涉及以下步骤:
理解给定的任务,通常是对电路行为的口头描述
绘制基本框图
从步骤 1 和步骤 2 中获得的信息中获取状态表或状态图。
将二进制代码分配给状态。为每个州分配一个唯一的代码(如 00、01、10.. 等)
选择触发器的类型。从状态,该表导出触发器输入和输出方程。方程应简化。
画出电路
示例:设计一个全加器电路
第一步:设计一个全加器电路。它能够添加两个无符号数 A 和 B。输出 S 也取决于输入和状态。
步骤 2:有两种可能的状态。S O和 S 1。
第 3 步:
一个 |
乙 |
当前状态 (Y) |
下一个状态 (y) |
总和 (S) |
D触发器 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
第4步:
S O当当前状态 = 0
当前状态 = 1 时的S 1
第 5 步:单个触发器可以代表两种状态。对于时序电路的实现,让我们考虑一个 D 触发器。进位是 D 触发器的输入。它存储在这个触发器的下一个阶段。
第 6 步:
顺序电路和组合电路的区别
组合电路
在任何时刻,输出仅取决于输入的当前状态。时间不是一个重要的参数。输出仅取决于输入。不需要内存(触发器)。在基本逻辑门的帮助下易于设计和实现。没有反馈。由于硬件,它们更容易实现但成本很高。它们的实现需要更多的硬件。它们速度更快,因为同时应用了所有输入。
顺序电路
在任何时刻,输出都是由输入和先前的输出决定的。时间是一个重要参数。对于不同电路元件的定时和同步,时钟信号是必要的。需要内存来存储系统的先前状态。这些系统的设计需要基本的逻辑门和触发器。反馈路径中至少有一个存储元件。它们难以实现,但成本低于时序电路。由于辅助输入,它们速度较慢。因此,输入之间存在延迟。并且输出由时钟信号选通。
组合逻辑电路 |
顺序逻辑电路 |
|
定义 |
在任何时刻,输出仅取决于输入的当前状态。 |
在任何时刻,输出都是由输入和先前的输出决定的。 |
时间依赖性 |
时间不是一个重要的参数。 |
时间是一个重要参数。对于不同电路元件的定时和同步,时钟信号是必要的。 |
记忆 |
输出仅取决于输入。不需要记忆。 |
需要内存来存储系统的先前状态。 |
设计 |
在基本逻辑门的帮助下易于设计和实现。 |
这些系统的设计需要基本的逻辑门和触发器。 |
反馈 |
没有反馈。 |
反馈路径中至少有一个存储元件。 |
硬件和成本 |
由于硬件,它们更容易实现但成本很高。它们的实现需要更多的硬件。 |
它们难以实现,但成本低于时序电路。 |
速度 |
它们速度更快,因为同时应用了所有输入。 |
由于辅助输入,它们速度较慢。因此,输入之间存在延迟。并且输出由时钟信号选通。 |