单片机开发充分利用晶体振荡器

2021-01-07

在开发设计时您可能会在典型的晶体数据表中找到一些含糊的信息，这并不能使工程师完全确信可以满足他们的设计期望。另一方面，“盲目”采用晶体数据手册中的说法通常会导致足够的频率稳定性。如果您想进入内部并发现正在发生的事情，则需要开始考虑将晶体作为相移网络。毕竟，振荡器需要绕环路的相移为360°，并且该总相移是精确且稳定的振荡频率。 

设计晶体振荡器的任何人通常都具有接近其要求列表顶部的“频率稳定性”。因此，必须考虑电路中使用的所有组件（而不仅仅是晶体）的影响。 

本文希望深入了解典型的晶体振荡器的工作原理，然后介绍在确定最佳负载电容器值和驱动电阻时需要进行的一些设计折衷。我们将在这里考虑Pierce振荡器类型，因为微处理器几乎完全使用它。皮尔斯振荡器依靠晶体（和相关组件）产生180°的相移，该相移加到由反相门产生的标称180°相移上。 

但是，我们将看到反相门具有显着的传播延迟，这将要求晶体（及其负载电容器）在略小于180°的相移下运行，以维持振荡。这会导致过多的晶体功耗，尤其是在超低功耗振荡器应用中存在问题。

已经提到了负载电容器，以我的经验，这个主题领域可能会使许多工程师感到困惑。我们知道我们需要安装负载电容器，因为数据表会告诉我们这一点，并且我们倾向于按照数据表的说明进行操作。但是，我们大多数人真的了解他们出席会议的原因以及他们带来了什么吗？晶体数据手册也有谈论串联和并联谐振的习惯，但是谐振适合何处？这与负载电容有什么关系？因此，让我们从理论上研究晶体的等效电路。

晶体等效电路

对于本文，我研究了几种不同的晶体数据手册，并生成了近似的“平均”等效电路。摆弄了电路值，最终选择将其串联谐振设置为精确地为10 MHz，从而得到以下值：

图1.晶体等效电路

当分量Ls和Cs都具有相等的阻抗幅度时会发生串联谐振，但是由于它们也具有相反的阻抗极性，因此抵消了它们的影响。这意味着橙色虚线框的左分支在串联谐振时的净阻抗为20Ω（Rs）。因此，在完美的串联谐振下，上述电路的晶体具有20Ω的阻抗与5 pF（Cp）并联。Cp也是晶体中的一种成分，通常在数据表中指定。

稍后，我们将显示精确的10 MHz的串联谐振将导致实际的振荡频率高出几kHz。这是因为皮尔斯振荡器不能在其真正的串联谐振下工作（但它们也不能在其并联谐振下工作）。它们工作在两个值之间的某个位置，但几乎总是比并联谐振更接近串联。

晶振

如果我们使用众所周知的共振频率公式（1/2π[R控制中心）， 发现上述电路中使用的等效组件的串联谐振频率为10,000,000.1403 Hz（在10 MHz的1 Hz之内）。这是选定的“基准”。稍后将显示，真正的振荡频率要高一点，并且受负载电容和栅极延迟的影响而变化。但是，目前，我们仅在考虑基本晶体及其产生的阻抗。

因此，晶体（基于等效电路）在串联谐振时产生的阻抗为20Ω，并联5 pF。如果深入研究，我们会发现10 MHz的5 pF电容器（Cp）的电抗阻抗为3183.1Ω。如果对数字进行压缩，则在小于1°的阻抗相角处等效于19.999Ω ，即仍非常接近20Ω的电阻。换句话说，在此部分分析中，可以忽略并联电容器（Cp）的影响。

但是，这不是晶体在典型的皮尔斯振荡器电路中的振荡频率。我们还没有达到这一点。请记住，从上面的讨论中，我们需要晶体及其负载电容来产生180°的相移，而在纯串联谐振下，我们只能得到大约1°的相移。那么，如果在很小的频率范围内“测试”晶体的等效电路会怎样？以下是阻抗幅度（蓝色）和阻抗相位角（红色）与频率的关系图：

图2.阻抗幅度（蓝色）和阻抗相位角（红色）与频率的关系图

选择的频率范围是9.99 MHz至10.01 MHz，如果您看一下上方的蓝色曲线，您会发现在10 MHz（串联谐振）下阻抗为20Ω。这显然与等效串联电阻Rs的值一致。

在10 MHz以下，相角（红色）非常恒定，为-90°。晶体投射出电容性阻抗。紧接在10 MHz以上时，相角已切换至+ 90°，这显然是电感电抗。在10 MHz至略低于10.004 MHz的范围内，阻抗稳步上升至峰值，并且阻抗在+ 90°时保持感性。 

在阻抗峰值（506kΩ）处，我们具有并联谐振。要了解正在发生的事情，我们必须将Cp纳入我们的思维；由Ls和Cs形成的净感抗与Cp并联谐振。在10.004 MHz以上，相移会回到-90°。这是电容性阻抗。

当考虑生产可行的振荡器时，上述阻抗图中有两个令人兴奋的领域。它们是（a）当电抗从容性迅速变为感性时，（b）当电抗从感性变为容性时以更高的频率发生。对于频率的微小变化，这两个点都显示出“强”相位变化，并且当制造稳定的振荡器时，这两个点都可能是合适的区域。 

但是，这两个点大致以0°而不是180°的阻抗角为中心。但是，您应该能够看到，如果晶体可以在微小的频率偏移中显示出快速的相角变化，那么它开始表明如何将其用作稳定的振荡器组件。您可能会想起“当然，每个人都知道晶体可以构成稳定的振荡器”，但是，本文的要点之一就是拆除使Pierce振荡器“滴答作响”的原因。有时，这意味着证明似乎显而易见的理由。 

现在，我们需要摆脱对晶体阻抗的分析，而要研究如何使它成为皮尔斯振荡器内部的组件。我们可以看到上面的（a）和（b）位置使它可行，但是我们仍然需要安排它在频谱的一个特定部分产生快速的（正确的）相位变化。我们还需要将相移推到180°左右。

部分水晶加载

现在，我们开始理解皮尔斯振荡器需要晶体（及其相关的负载分量）才能在较小的频率范围内产生快速的相位变化。因此，下一步是围绕晶体构建一个简单电路，然后分析所得的传递函数：

图3.晶体周围的简单电路，然后分析所得的传递函数

晶体由V1（R1设置为0）驱动，并装有20 pF（CL）的单个电容器。我们对分析Vout感兴趣，但对CL如何影响相位也很感兴趣：

图4.晶体负载（CL）如何影响相

CL从5 pF到80 pF不等。如您所见，这会产生略微不同的频率（在串联谐振之上），相位会快速变化。这说明了负载电容如何影响数据表中规定的工作频率。

低于10 MHz且刚好高于10.004 MHz，相位响应为0°，这对于Pierce振荡器而言不是有用的区域。在刚好高于10 MHz的情况下，相位角迅速下降至接近180°，但这对皮尔斯振荡器来说还是不够的。从上图中我们可以看到，最可行的相位角约为-90°，因为在工作频率方面，相位响应最陡峭，模糊性最小。虽然-90°对于振荡器不是非常有用的相位角，但它对“裸露”晶体具有显着改进，因为其最可行的相位角仅为0°。

如果我们想制造出成功的皮尔斯振荡器，我们需要使相位角在一个特定频率下快速通过180°。这就是为什么我们需要使用位于晶体两侧的两个负载电容器的原因。两个电容器将为上述响应增加相移，并产生快速的相变，该相变将通过180°。

但是，要使其正常工作，R1不能为零欧姆。换句话说，将驱动额外负载电容器的电压源必须具有非零电阻，以便将相移补偿额外的30°或更多。这将我们引向全晶体加载的主题。

全晶载入

在该电路中，我们的CL1和CL2都在任一侧加载晶体，而R1现在为500。稍后，我们将更改R1，但现在，我们将更改CL1和CL2，并查看传递函数的形状。

图5. CL1和CL2在任一侧加载晶体

CL1和CL2以5 pF的增量共同从5 pF变为30 pF。请注意，当CL1和CL2变化时，我们将得到的持续振荡频率变化（相位= 180°）：

尽管有这些变化，该电路现在仍处于可行的皮尔斯振荡器电路的阶段。我们添加了CL1和CL2以“加载”晶体，并且我们已经认识到，为了获得180°相移，驱动源需要与电阻（R1）串联。这是终结游戏的开始。

也许还应该注意的是，尽管晶体的等效电路设计为在精确的10 MHz（1 Hz以内）具有串联谐振，但最终的（可行的）振荡器频率可能在10.001 MHz至10.003 MHz之间。 

这不是您可能会从购买的真实晶体中得到的静态频率误差的类型；设计一个适用于Pierce振荡器的真实10 MHz晶体，使其串联谐振比额定10 MHz值低约1-3 kHz。一旦加载了数据手册中指定的电容，它将在非常接近指定的10.000 MHz的频率下运行。

值得重新研究上图中负载电容器的影响。负载电容从2 x 5 pF到2 x 30 pF不等，尽管所有相位响应都通过180°，但是当CL的值为2 x 5 pF时，相角变化不如使用交流电时明显。 CL为2 x 30 pF。换句话说，对于2 x 5 pF，斜率更浅，而发生180°相移的确切频率则更加模棱两可。通过最初比较5 pF响应和10 pF响应，可以从数字上看到效果。

在5 pF时，振荡频率将为10.00285 MHz，在10 pF时，振荡频率将为10.00208 MHz。实际上，负载电容的5 pF变化导致77 Hz的频率变化。将此负载与负载从25 pF变为30 pF时的频率变化进行比较；对于相同大小的电容变化，现在的振荡频率变化仅为15 Hz。因此，增加负载电容会导致更稳定的工作频率。

因此，为了获得更好的频率稳定性，应使用更大容量的负载电容器。但是，对此争论不多，晶体制造商会指定正确的负载电容，因此应始终使用该电容。不过，您可能会想问以下问题：

问题：为什么不使用更高价值的负载电容器并获得更好的稳定性？

答：这完全取决于晶体的允许功耗。换句话说，这是一个权衡。

制造商通常会指定净负载电容。如果它们的状态为10 pF，则应使用2 x 20 pF电容器，因为串联组合的要求净值为10 pF。规定净负载电容的原因是由于您可能需要使用一个30 pF的电容器和另一个15 pF的电容器的情况。总的来说，30 pF和15 pF的组件仍然会产生10 pF的净负载电容，但是有些电路（通常是BJT振荡器）需要不同的值才能正确启动振荡。在驱动端为30 pF，在晶体输出端仅为15 pF时，传输增益有了净改善。常规的Pierce振荡器不会失去增益。因此，如果数据表中规定的净负载电容为10 pF，则2 x 20 pF即可。

负载电容器概述

晶体本身可能在精确的10 MHz处发生串联谐振，但是对于可行的振荡器电路，我们对传递函数的180°相移点很感兴趣。在皮尔斯振荡器电路（使用反相门作为放大器）中，加载的晶体电路“提供”额外的180°，以产生360°的整体相移。仅此条件满足Barkhausen稳定性标准的一部分。

还应提及并联谐振点以及为什么不能在Pierce振荡器电路中使用它。参考上面的传递函数图，尽管并联谐振非常明确，即，在很小的频率变化下，它的相位变化很大。不幸的是，传递函数的振幅在这一点上具有很高的衰减。利用并联谐振的振荡器更加专业化，不适用于皮尔斯电路拓扑。

驱动电阻和负载晶体

之前，我们将驱动电阻固定为500Ω，并研究了改变负载电容器（CL）的效果。这次，我们将负载电容保持在20 pF，并以250到1500的步长更改驱动电阻（R1）：

所有响应都以接近相同的频率交叉180°，因此，与负载电容变化的影响相比，对振荡频率的影响很小。但是，曲线在穿过180°相移线的点的陡度变化很大。使用较高阻值的驱动电阻（R1），产生180°相移的频率就不会那么模棱两可了。这意味着R1的值越高，振荡频率越稳定。
 许多晶体电路（通常使用32.768 kHz晶体工作）具有数十kΩ的驱动电阻。这样可以提高频率稳定性，并将功率要求降低到较低水平（对于电池供电的设备来说是理想的选择）。

负载晶体的功耗

晶体制造商通常会指定其设备可以使用的最大允许功率。该最大功率与规定的负载电容相关。考虑以振荡频率在串联元件Rs中流动的电流。我们可以对此进行仿真，并以Rs（标记为pd（Rs））绘制功耗：

上面所示的功率图处于其各自的振荡频率（由180°的相角决定）。所用的驱动电平为2 V峰峰值，通过500Ω（R1）供电。

结果是，如果增加负载电容，则晶体的功耗会更高。更多的热量意味着更大的可能性降低晶体精度。较高的驱动器等级意味着更多的热量。因此，一方面，您可以通过增加负载电容来提高振荡频率的稳定性。但是，不利的一面是您会大大“增大”功耗，这会降低频率稳定性。权衡！ 

门传播延迟

不管晶体的质量如何，或者您如何仔细选择晶体周围的组件值，如果逆变器门的性能较差，都会出现振荡频率误差，并可能出现过多的频率漂移。考虑74AC04逆变器（仅作为示例）：

所引用的上升沿和下降沿的延迟数字通常约为5 ns，但可能高达10 ns。如果采用最大值，则意味着总输出延迟时间为10 ns，并且由于我们可能正在设计10 MHz振荡器，因此额外的10 ns等于相移增加了36°。但是，这可以通过使用的电路类型来缓解。例如，如果我们以半线性方式操作栅极，并因此在输出MOSFET深度饱和的情况下不会发生这种情况。不过，我们可能希望看到这种布置中的延迟相当于20°相移。
 如果发生这种情况，则意味着加载的晶体电路仅需产生160°的相移即可产生可行的振荡，这会对功耗产生不利影响，如下所示：

下表总结了所有这些影响。左列显示了负载电容值的范围。从图表中获取的蓝色数据假设栅极驱动器没有贡献任何明显的延迟时间；因此门延迟等于0°。相比之下，红色数据假定栅极驱动器与74AC04相似，并产生20°的等效延迟。

负载电容	闸门延迟≡0°		闸门延迟≡20°
	所需晶体偏移：180°		所需晶体偏移：160°
	频率	功率	频率	功率
2 x 5 pF	10.00285 MHz	5.35微瓦	10.00231 MHz	35.51微瓦
2 x 10 pF	10.00208兆赫	12.12微瓦	10.00172兆赫	38.89微瓦
2 x 20 pF	10.00137 MHz	28.73微瓦	10.00118兆赫	56.55微瓦
2 x 40 pF	10.00082 MHz	73.88微瓦	10.00074 MHz	104.41微瓦

我们可以看到，当考虑到栅极传播延迟以及它如何最大程度地影响“低功耗”振荡器电路时，晶体功耗会更高。因此，如果要获得最佳的稳定性和低功耗，请谨慎选择门。

专门为晶体振荡器设计的器件是SN74LVC1404（晶体振荡器或陶瓷谐振器的振荡器驱动器）。电源电压为5伏时，其传播延迟（在Xin和Xout之间）不超过1.8 ns，电源电压为3.3伏时，其传播延迟不超过2.4 ns。它还具有一个内置的门，用于像这样缓冲Xout：

另外，请注意使用电阻器RF-所有涵盖类型的皮尔斯振荡器电路都需要使用电阻器RF。该电阻的作用类似于运算放大器中的反馈电阻。它使用高阻抗负反馈将门变成一个近乎线性的放大器，以将输入偏置在“正确的”直流电平。

我不希望该设备产生的延迟会比在10 MHz处的等效4°相移更多。比较其他潜在的Pierce振荡器驱动器门时，这种类型的芯片是一个很好的基准。